Устройство для вычисления порядковых статистик последовательности двоичных чисел

 

Изобретение относится к области вычислительной техники и может быть исполь зовано в системах цифровой обработки одномерных и двумерных сигналов , например, для медианной фильтрации сигналов с целью подавления шума. Цель изобретения - расширение области применения устройства за счет возможности вычисления заданных локальных порядковых статистик двоичных чисел. Устройство содержит регистры , элементы И, ИСКЛЮЧАЮЩЕЕ ИЛИ, триггеры, сумматор для сложения п одноразрядныхдвоичных чисел, сумматор со знаковым разрядом, регистр порога , элемент НЕ, управляющий элемент ИЛИ, коммутатор, регистр кода номера. .порядковой стати сти ки, блок .синхронизации ,- который содержит генератор тактовых импульсов, триггер, элементы И,элементьгзадержки и счетчик. Устройство вычисляет заданнью поряд- . .ковые статистики последовательно поступающих на вход двоичных чисел. - . 2 ил. i (Л ю со Х) vl о 00

СО1ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (бЦ 4 С 06 Р 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3785432/24-.24 (22) 28.08,84 (46) 23.06.86. Бюл. ¹ 23 (71) физико-механический институт им, Г,В. Карпенко (72) Р.М, Паленичка (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 966690, кл. G 06 F 7/02, 198)

Авторское свидетельство СССР

¹ 1144102, кл, F 06 Р 7/02, 1984 . 54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОРЯДКОВЫХ СТАТИСТИК ПОСЛЕДОВАТЕЛЬНОСТИ ДВОИЧНЫХ ЧИСЕЛ. (57) Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой обработки одномерных и двумерных сигналов, например, для медианной фильт„„Я0„„1239708 А1 рации сигналов с целью подавления шума, Цель изобретения — расширение области применения устройства за счет возможности вычисления заданных локальных порядковых статистик двоичных чисел., Устройство содержит регистры, элементы И, ИСКЛЮЧАЮЩЕЕ ИЛИ, триггеры, сумматор для сложения и одноразрядных двоичных чисел, сумматор со знаковым разрядом, регистр порога, элемент НЕ, управляющий элемент

ИЛИ, коммутатор, регистр кода номера порядковой статистики, блок-,синхронизации, который содержит генератор тактовых импульсов, триггер, элементы И, элементы задержки и счетчик .

Устройство вычисляет заданные порядковые статистики последовательно поступающих на вход двоичных чисел, 2 ил.

1239708 2

5 !

О !

Изобретение относится к вычисли-. тельной технике и технической кибернетике и может быть использовано в системах цифровой обработки одномерных и двумерньж сигналов изображений),.например, для медианной фильтрации сигналов с целью подавления шума, Цель изобретения вЂ, расширение области применения устройства за счет возможности вычисления заданных локальных порядковых статистик последоФ вательно поступающих на вход устройства двоичных чисел, На фиг,l .изображена структурная схема предлагаемого устройства; на фиг. 2 — схема блока синхронизации, Устройство содержит п регистров

1, и элементов И 2, и элементов ИСКЛЮЧА10ЩЕЕ ИЛИ 3, п триггеров 4, сумматор 5 для сложения и одноразрядных двоичных чисел, сумматор 6 со знако- вым разрядом 7, регистр 8 порога, элемент НЕ 9, управляющий элемент

ИЛИ 10, коммутатор 11, регистр 12 кода номера порядковой статистики, блок 13 синхронизации, информационный вход 14 устройства, тактовый вход

l5 устройства, вход 16 начальной yc-..àíoHêè устройства, Блок синхронизации содержит гене-, ратор тактовых импульсов (ГТИ ) 17, триггер 18, элемент И 19, счетчик 20, элемент 21 задержки, Устройство работает следующим образом, В исходном состоянии все И регистров 1 и счетчик 20 в блоке 13 синхронизации устанавливаются в нулевое состояние, С входа 16 устройства в регистр 12 записывается дополнительный код номера порядковой статистики со знаком "-" при начале нумерации от максимального числа локальной последовательности И чисел. Например,, для вычисления максимума в регистр 12 записывается дополнительный код числа "-1", для вычисления медианы — дополнительный код числа "-и/2", а дпя вычисления минимума — дополнительный код числа "-и". !

С каждым тактом поступления mразрядных двоичных чисел на тактовый вкод устройства подается управляющий импульс, который поступает на вход управления записью первого регистра 1 ° В результате этого в первый регистр l записывается параллельный двоичный код очередного числа последовательности,цвоичных чисел, который поступает на информационный вход 14 устройства синхронно с поступлением тактового импульса, Этот импульс устанавливает в единичное (начальное) состояние все !1 триггеров 4, устанавливает коммутатор 11 в состояние связи информационного входа регистра 8 порога с выходом регистра 12, Одновременно вследствие подачи импульса на третий вход управляющего элемента

ИЛИ 10 в регистр 8 порога переписывается из.регистра,!2 код начального зна4ения порога Т. Управляющий импульс на входе 15 также запускает блок 13 синхронизации °

Нри поступлении импульса запуска на вход блока синхронизации триггер 18 устанавливается в единичное состояние и через элемент И 19 проходят. тактовые импульсы от генератора 17 тактовых импульсов, которые подаются на, первый выход блока 13 синхронизации °

Появление импульса на первом выходе определяет начало первого полутакта, цикла работы блока 13 синхронизации. который имеет m тактов работы, С первого выхода блока 13 синхронизации этот импульс поступает на третий, вход всех элементов И 2, в результате чего на выходах последних имеются сигналы, соответствующие значениям первых . старших) разрядов всех анализирующих чисел. Эти сигналы поступают на входные шины сумматора

5 для сложения и одноразрядных двоичных. чисел, который используется с этой целью также в известном устройстве. С целью повышения быстродействия устройства операцию суммирования и одноразрядных двоичных чисел можно реализовать таблично с использованием постоянного запоминающего устройства (ПЗУ) . После суммирования п одноразрядных двоичных чисел код их суммь1 Я. поступает на .первый вход сумматора 6, на второй вход которого поступает дополнительный коц порога Т со знаком "-" с вы-, хода регистра 8 порога и выполняется сложение кодов, что в данном случае эквивалентно выполнению операции вычитания из значения S величины Т °

При этом возможны следующие два случая, В первом случае, когда S УТ, результат суммирования положительный и на выходе знакового разряда 7 имеетинформации, записанной в и регистрах 1, на один разряд таким. образом, что в первых разрядах всех регистров

1 записаны значения вторых разрядов п двоичных чисел, которые перед началом цикла работы блока управления хранятся в этих регистрах 1.

Во втором полутакте работы блока

13 синхронизации при подаче управляюИ 2.и на второй вход управляющего элемента ИЛИ 10 выполняется ранее описанный анализ вторых разрядов тех чисел, триггеры 4 которых находятся в единичном состоянии после анализа первого разряда всех и чисел. При этом определяется значение второго разряда вычисляемой порядковой,статистики и исключается из дальнейшего анализа некоторое количество анали-зируемых чисел. Таким образом, при поочередной подаче управляющих импульсов на первый и второй выходы блока 13 управления выполняется анализ всех тп разрядов двоичных чисел, которые записаны в и регистрах 1, и вычисляются значения m разрядов локальной порядковой статистики. В блоке управления при поступлении

m — ro импульса с выхода элемента И 19 на счетный вход счетчика 20 с коэффициентом пересчета тп на выходе его старшего разряда появляется импульс, который устанавливает триггер 18 в исходное нулевое состояние, В результате этого тактовые импульсы от ГТИ

17 не проходят через элемент И 19 до поступления нового импульса запуска на вход блока синхронизации,.

После вычисления i-й локальной порядковой статистики у1 двоичных чисел

I х „ +1...., х pqz,..., х1,. !т в регистрах

1, начиная с второго, записаны (n" 1) двоичных чисел: хь, .х i!.g,... х, „1, а код числа х „ вытесняется из п-ro регистра 1 после m последовательных сдвигов на один разряд. После записи нового числа х1; т, в первый регистр

1 и подачи импульса запуска на вход блока синхронизации вычисляется значение локальной порядковой статистики у 1, °

Второй полутакт работы блока 13 синхронизации начинается при поступлении импульса через элемент 21 задержки на второй выход блока управления., который поступает на входы управления сдвигом всех регистров 1.

В результате этого происходит сдвиг

Таким образом, предлагаемое устройство вычисляет локальные порядковые статистики в темпе поступления кода очередного числа входной последовательности двоичных чисел. з 1239708 4 ся сигнал 0 . Сигнал с выхода знакового разряда 7 после инвертирования элементом НЕ 9 поступает на выход устройства в качестве значения первого разряда вычисляемой локальной порядковой статистики ° Одновременно этот сигнал подается на второй вход элементов ИСКХПОЧАЮЩЕЕ ИЛИ 3, на первый вход которых поступают сигналы с выходов элементов И 2. В этом слу- !p . щего импульса с первого выхода блока чае на выходе элементов ИСКЛЮЧА!ОЩЕЕ управления на третьи входы элементов

ИЛИ 3 имеется сигнал "I " для тех чисел, в первых разрядах которых записано значение ",0". Тогда в нулевое состояние устанавливаются те триггеры 4, у которых в соответствующих им регистрах 1 в первом. разряде записаны нули.. Это значит, что анализируемые числа, в первых разрядах которых были нули, HcKIIIo÷ÿþ oÿ из даль- 2р нейшего анализа вследствие связи триггеров 4 с элементами И 2.

Во втором случае, когда S (T результат суммирования отрицательный и на выходе знакового разряда 7 име-. 25 ется сигнал "1". Этот сигнал с выхода знакового разряда 7 поступает на второй вход управляющего элемента

ИЛИ 10, в результате чего в регистр

8 записывается дополнительный код числа на выходе сумматора 6, поскольку при отсутствии управляющего импульса на управляющем входе 15 устройства коммутатор ll связывает выход сумматора 6 с входом регистра 8.

Сигнал 1 с выхода знакового разряда

11

7 через элемент НЕ 9 поступает на выход устройства в качестве первого разряда локальной порядковой статистики и на вторые входы элементов

40 .ИСКЛЮЧАЮЩЕЕ ИЛИ 3, В этом случае на выходе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 имеется сигнал "1" для тех чисел, в первых разрядах которых записано зна-, чение "1", Тогда в нулевое состояние

45 устанавливаются те триггеры 4, у которых в соответствующих им первых разрядах регистров 1 записаны единицы. При этом из дальнейшего анализа исключаются те числа в первых разФ

50 рядах которых были единицы, 1239708

Ф о р м у л а и з о б р е т ения

Устройство для вычисления порядко вых статистик последовательности двоичных чисел, содержащее а регистров, и элементов И, где п — число анализируемых чисел, и элементов ИСКЛЮЧАN5EF, ИЛИ, и триггеров, сумматор для сложения и одноразрядных двоичных 10 чисел, регистр порога, сумматор, элемент НЕ, управляющий элемент ИЛИ, причем вьгходы старших разрядов регистров соединены с первыми .входами соответствующих элементов И, вторые >5 входы элементов И объединены, третьи входы элементов И соединены с выходами соответствующих триггеров, входы установки в "1" которых объединены, а входы установки в "О" соединены с 20 выходами соответствующих элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых соединены с соответствующими вхо.дами сумматора для сложения е одноразрядных двоичных чисел, выходы которого подключены к первой группе входов сумматора, вторая группа входов которого подключена к выходам регистра порога, выход знакового разряда сумматора соединен с входом зле- 30 мента НЕ, выход которого подключен к вторым входам всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет воэможности вычисления заданных локальных BopHpKoBbIx статистик, регистры выполнены сдвиговыми, а в устройство введены регистр кода номера порядковой статистики, коммутатор и блок синхронизации, вход запуска которого является тактовым входом устройства, соединенным также с первым входом управляющего элемента ИЛИ, управляющим входом коммутатора, входами установки в 1 триггеров и входом управления записью первого регис гра сдвига, первый выход блока синхронизации соединен с вторыми входами элементов И и управляющего элемента ИЛИ, второй выход блока синхронизации соединен с входами управления сдвигов сдвиговых регистров,, выходы элементов И соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход знакового разряда сумматора соединен с третьим входом управляющего элемента ИЛИ, выход которого подключен к входу управления записью регистра порога, информационные входы которого соединены с выходами коммутатора, первая группа информационных входов которого соединена с выходами сумматора, а вторая группа информационных входовс выходами регистра номера. порядковой статистики, информационные входы которого являются входами кода номера порядковой статистики устройства, информационные входы пер ного сдвигового регистра — информационными входами устройства.

1239708

i239708

2-й дихт

Составитель Е, Иванова

Техред B.Îëåéíèê Корректор E. Рошко

Редактор E. Папп

Заказ 3397/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж- 35, Раушская наб., д,4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,