Резервированное запоминающее устройство

 

Изобретеиие относится к области вычислительной техники и может быть использовано при построении запоминающих устройств высоконадежных вычислительных систем. Цель изобретения состоит в повьшении надежности устройства за счет идентификации неисправности одного из блоков памяти запоминающего устройства. Резервированное запоминающее устройство содержит регистр адреса, блоки памяти, преобразователи кодов, сумматоры , блоки выборки информации, блок сравнения, блок элементов И, дешифраторы. Выходы блока элементов И и блока сравнения являются контрольными выходами устройства. 2 ил. О «9 д :о СП

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А2 (51)4 G 1 С 2 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1141454 (21) 3782207/24-24 (22) 21,08.84 (46) 23.06.86. Бюл. М- 23 (72) В.А.Шастин, И.И.Клепиков, В..П.Петровский и В.И.Семаков (53) 681.327(088,8) (56) Авторское свидетельство СССР

)) 4141454, кл. G 11 С 29/00, 17.04,84. (54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть использовано при построении запоминающих устройств высоконадежных вычислительных систем. Цель изобретения состоит в повьппении надежности устройства за счет идентификации неисправности одного из блоков памяти запоминающего устройства.

Резервированное запоминающее устройство содержит регистр адреса, блоки памяти, преобразователи кодов, сумматоры, блоки выборки информации, блок сравнения, блок элементов И, дешифраторы. Выходы блока элементов

И и блока сравнения являются контрольными выходами устройства, 2 ил, 1239751 тельных систем.

25 .30

Изобретение относится к вычис) лительной технике и может быть исполь эовано при построении запоминающих устройств высоконадежных вычислиЦель изобретения — повышение надежности устройства.

На фиг. 1 изображена функциональная схема устройства; на фиг, 2 функциональная схема блока выборки информации.

Устройство содержит регистр 1 адреса, выходы которого соединены с адресными входами первого 2, второго 3 рабочих блоков памяти, первого резервного блока 4 памяти, в ячейки которого занесена информация, равная сумме кодов, содержащихся в одноименных ячейках первого 2 и второго 3 рабочих блоков памяти, второго резервного блока 5 памяти, в ячейки которого занесена информация, равная разности кодов, содержащихся в одноименных ячейках первого 2 и второго 3 рабочих блоков памяти, первый

6, второй 7, третий 8 преобразователи кода, первый 9, второй 10, третий 11, четвертый 12, пятый 13 и шестой 14 сумматоры, первый 15 и второй 16 блоки выборки информации с входами 17-24 соответственно, блок

25 сравнения, блок 26 элементов И, дешифраторы 27 и 28, входы которых соединены с контрольными выходами первого и второго блоков выборки ин1формации, а выходы — с соответствующими входами блока 25 сравнения °

Выходы элементов И являются первыми контрольными выходами устройства, выход блока 25 сравнения является вторым контрольным выходом устрой- ства, Блоки 16 и 15 выборки информации (фиг. 2) содержат блоки С9-31 сравнения, выходы которых являются контрольными выходами блока выборки информации, элемент ИЛИ 32„ входы которого соединены с соответствующими выходами блоков 29-31 сравнения информации, а выход соединен с управляющим входом коммутатора 33, первый информационный вход которого соединен с первыми входами блоков

29-31 сравнения информации и с первым входом 17 блока выборки информации, второй вход 18 которого соединен с вторым входом блока 29 сравнения информации и с вторым информационным входом коммутатора 33, выход которо-, ro является информационным выходом блока выборки информации, третий 19 и четвертый 20 входы которого соединены соответственно с вторыми входами второго 30 и третьего 31 блокоь сравнения информации.

Разрядность каждого из рабочих блоков 2 и 3 памяти равна половине разрядности кодов хранимой в устройстве информации. Разрядность каждого из резервных блоков 4 и 5 памяти на один разряд больше в связи с хранением в первом резервном блоке 4 памяти суммы кодов и хранением во втором резервном блоке 5 памяти разности кодов, Разрядность первого 6 и третьего 8 преобразователей кода равна разрядности рабочих блоков памяти, разрядность второго преобраэователя 7 кода, разрядность сумматоров 9-14 равна разрядности резервного блока памяти. Разрядность блоков 29-31 сравнения информации, коммутатора 33 равна разрядности рабочего блока памяти. Количество входов дешифраторов. 27 и 28 равно количеству блоков 29-31 сравнения в блоке выборки информации. Количество выходов дешифраторов 27 и 28, разрядность блока 25 сравнения равно

2, где N — - количество входов дешифй

° раторов 27 и 28, Количество элемен,.т тов И в блоке 26 равно количеству блоков 2-5 памяти в устройстве, Преобразователи 6-8 кода выполняют oneрацию инвертирования поступающей на них информации, Устройство работает следующим образом, Адрес ячейки, к которой необходимо обратиться, записывается в регистр 1 адреса. По этому адресу проI исходит обращение к блокам 2-5 памяти одновременно. Обозначают информацию, считываемую с первого рабочего блока 2 памяти, через а, с второго рабочего блока 3 — 5 и с первоro резервного блока 4 — a +, с второго 5; — а -5, Считанная информация поступает на сумматоры 9-14 через преобразователи 6-8 кода (выполняющие операцию инвертирования). На входах первого сумматора 9 имеют и a+3 на входах второго сумматора

10 — 6 и а — 5 на входах третьего сумматора 11 — a — 5 и а +5, на входах четвертого сумматора 12 — а + Б и -a на входах пятого сумматора

12:39751

13 — а и — (а — 6), на входах шестого сумматора 14 — (ц-") . и a+6. Таким образом, с выходов сумматоров 9-ll на входы 18-20 первого блока 15 выборки информации поступает информация а, а с выходов сумматоров 1214 на входы 22-24 второго блока 16 выборки информации поступает информация 6, причем с третьего 11 и шестого 14 сумматоров поступает информация с второго и последующих разрядов (исключается младший), т.е, деленная на два.

В случае сравнения информации, поступающей в первый блок 15 выборки информации по входу 17, с информацией по любому из других входов она считается достоверной и выдается через коммутатор 33 по управляющему сигналу с выхода элемента ИЛИ 32 на первый информационный выход устройства, В случае несравнения информации, поступающей по входу 17 первого блока 15 выборки информации, с информацией, поступающей па другим входам, с выхода элемента ИЛИ 32 на управляющий вход коммутатора 33 поступает сигнал, производящий переключение коммутатора 33. При этом на информационный выход устройства поступает восстановленная информация, Второй блок выборки информации работает параллельно с первым и на информационных выходах устройства одновременно появляется информация аи5, В табл. 1 отражено состояние информации, поступающей на входы блоков 15 и 16 выборки информации, для случаев нормальной работы устройства или неисправности одного из блоков памяти, Истинная информация обозначена знаком "+", ложная — знаком

Рассмотрим, например, случай неисправности блока 2 памяти ° Считываемая из этого блока информация, поступающая на вход 17, ложная,инвертирование данной информации преобразователем 8 кода с последующим сум1 мированием с информацией а +6 из исправного блока 4 памяти сумматора

12 приводит к поступлению на вход

22 блока 16 выборки информации ложной информации. Аналогично ложен результат суммирования сумматором 13, поступающий на вход 23 второго блока

16 выборки информации. Ложная инфор5

20 мания вызывает в первом блоке 15 (фиг. 2) выборки информации несравнение в первом 29, втором 30 и третьем 31 блоках сравнения информации, а во втором блоке 16 выборки информации несравнение в первом и втором блоках сравнения.

Результаты сравнения информации, поступающей на входы 17-24 блоков 15 .и 16 выборки информации, блоками сравнения информации приведены в табл. 2, причем "1" соответствует сравнению информации, а "0" - несрав; не никг;

Из табл, 2 следует, что неисправность одного из блоков 2-5 памяти вызывает установку выходов блоков сравнения в блоках 15 и !6 выборки информации в состояние, указывающее на неисправность соответствующего блока памяти.

Дешифрация состояний контрольных выходов соответствующих блоков сравнения производится дешифраторами

27 и 28 независимо для каждого из блоков 15 и 16 выборки информации. Результат дешифрации выдается на соответствующие входы блока 25 сравнения.

Сравнение информации на соответствующих выходах дешифратора 27 первого блока 13 выборки информации с информацией на соответствующих выходах дешифратара 28 второго блока 16 выборки информации в блоке 25 сравнения позволяет при неисправности

ЗУ с высокой степенью вероятности идентифицировать неисправность одного из блоков 2-5 памяти. Несравнение данной информации указывает на неисправность оборудования, общего для блоков 2-5 памяти (сумматоров, преобразователей кодов и др,).

Из табл, 2 следует, что при неисправности блока 2 памяти на входы дешифратора 27 поступит код 000, что приводит к появлению сигнала на одном из выходов дешифратора 27, На входы аналогичного дешифратора 28 второго блока 16 выборки информации поступает код 001 и устанавливается сигнал на соответствующем выходе этого дешифратора. Сравнение сигналов этих дешифраторов в блоке 25 срав.нения приводит к появлению сигнала сравнения на выходе блока 25 сравнения, что влечет эа собой появление сигнала на выходе соответствующего элемента И блока 26, первый вход ка-.

Варианты неис- Состояние информации. блоков правности блоков выборки информации на входах памяти

17 18 19 20 21 22 23 24

Все исправно

Неисправен блок 2

+ +

+ + — — + +

Таблица 2

Варианты неисправности блоков памяти

Состояние выходов блоков сравнения информации и блок выборки инфор- мации

1-й блок выборки информации

1-й блок 2-й блок 3-й б сравне- сравне- сравн ни я ния ния

Все исправно

Неисправен блок 2

0

0

5 12 торого соединен с соответствующим выходом дешифратора 27. При этом на одном из первых контрольных выходов устройства, одновременно с появлением на информационных выходах информации а и 3, появляется информация о неисправности блока 2 памяти, Аналогичным образом происходит работа устройства при неисправности блоков 3-5 памяти.

В случае неисправности оборудования общего для блоков 2-5 памяти, например, сумматора 9, при неисправности блоков 2-5 памяти ложная информация поступает по входу 18 первого блока 15 выборки информации на первый 29 блок сравнения информации и вызывает сигнал несравнения информации в этом блоке. Сравнение в блоке 25 информации на выходах дешифраторов 27 и 28 приводит к появлению сигнала несравнения на выходе блока 25 сравнения и втором контрольном выходе устройства, Сигнал несрав. нения блокирует выдачу информации

39751 Ь по первым контрольным выходам устройства через элемент И блока 26 и указывает потребителю на неисправность оборудования общего для блоков 2-5

5 памяти а

Формула изобретения

Резервированное запоминающее

10 устройство по авт.св. Ф 1141454, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены блок сравнения, F÷oê элементов И„ первый и второй дешифраторы, входы которых подключены к контрольным выходам блоков выборки ин- формации, выходы первого и второго дешифраторов соединены с входами блока .сравнения, выход которого и выхо20 ды блока элементов И являются контрольными выходами устройства, выход блока . сравнения подключен к одним входам блока элементов И, другие входы которых соединены с соответст25 вующими выходами первого дешифратора.

Таблица 1

1-й блок 2-й блок 3-й блок сравне- сравне- сравнения ния ния

12397 31

Продолжение табл 2

Состояние выходов блоков сравнения информации памяти сравне- сравнесравнения ния ния ния ния

0

0

Варианты неисправности блоков

1-й блок выборки информации

1-й блок 2-й блок 3-й бл сравне- сравне- сравне и блок выборки информации

1-й блок 2 — и блок 3-й блок! 23975! уфр 7 ь,оставитель G,Кулаков

Редактор Н.Бобкова Техред Н.Бонкало Корректор 0,3!уговая

Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Заказ 3401/51

Производственно-полиграфическое предприятие,, г. Ужгород, ул, Проектная, 4