Цифровое фазосдвигающее устройство

 

Изобретение относится к импульсной технике, в частности к измерительным устройствам для задания фазового сдвига электрических сигналов. Цель изобретения - повышение точности фазового сдвига - достигается путем уменьшения погрешности дискретизации установки заданного фазового сдвига. Устройство содержит формирователь 1 коротких импульсов, генератор 2, элемент задержки 3, дополнительньй 4, основной 5 и управляемый 16 делители часто ты, вентильную группу 6, триггеры 7, 8 и 15, счетчики: дополнительный 9, суммируниций 12 и вычитанщий 13, логические элементы И 10, 22, 23 и 25, генератор 11 сдвинутых последовательностей, дешифратор 14, умножитель 17, задатчик кода 18, блок 19 сравнения кодов, счетные декады 20, счетный блок 21, коммутатор 24. Работа устройства поясняется по временным диаграммам в описании изобретения. 2 ил. (Л

СОЮЗ СОВЕТСКИХ социАлистических

РЕСПУБЛИК

А1

09) (И) д)) 4 G 01 R 25/04

OllH0AHHE ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ (21) 3835377/24-21 (22) 30.12.84 (46) 30.06.86. Бюл. N- 24 (72) P.Â.Êîðîâèí, И.И.Ковтун,.

С.П.Бондарь и Г.А.Ляшенко (53) 621 ° 317. 77 (088. 8) (56) Авторское свидетельство СССР

В 759878, кл. G 01 R 25/04, 1978.

Авторское свидетельство СССР

)) 983577, кл. G 01 R 25/04, 1982. (54) ЦИФРОВОЕ ФАЗОСДВИГА МЦЕЕ УСТРОЙСТВО (57) Изобретение относится к импульсной технике, в частности к измерительным устройствам для задания фазового сдвига электрических сигналов.

Цель изобретения — повышение точности фазового сдвига — достигается путем уменьшения погрешности дискретизации установки заданного фазового сдвига. Устройство содержит формирователь 1 коротких импульсов, генератор 2, элемент задержки 3, дополнительньй 4, основной 5 и управляемый

16 делители частоты, вентильную группу 6, триггеры 7, 8 и 15, счетчики: дополнительный 9, суммирующий 12 и вычитающий 13, логические элементы

И 10,.22, 23 и 25, генератор 11 сдвинутых последовательностей, дешифратор 14, умножитель 17, задатчик кода 18, блок 19 сравнения кодов, счетные декадь; 20, счетный блок 21, коммутатор 24 ° Работа устройства поясняется по временным диаграммам в описании изобретения. 2 ил.

12411

15

25

45

1

i 5S

Изобретение относится к импульсной технике, в частности к измерительным устройствам для задания фазового сдвига электрических сигналов.

Цель изобретения — повышение точности фазового сдвига за счет уменьшения погрешности дискретизации установки заданного фазового сдвига.

На фиг.1 представлена функциональная схема цифрового фазосдвигающего .устройства, на фига2 — временные соотношения между сигналами при работе устройства

-Цифровое фазосдвигакицее устройство содержит формирователь 1 (коротких импульсов), генератор 2, элемент

3 задержки, дополнительный 4 и основной 5 делители частоты, вентильную группу 6, первый 7 и второй 8 триггеры, дополнительный счетчик 9, основной элемент И 10, генератор 11 сдвинутых последовательностей, второй 12 (суммирующий) и первый 13 (вычитающий) счетчики, дешифратор (кода нуля) 14, третий триггер 15, управляемый делитель 16 частоты, умножитель (числа импульсов) 17, задатчик 18 кода, блок 19 сравнения кодов, счетные декады 20, пересчетный блок 21, второй 22 и третий 23 дополнительные элементы И, коммутатор 24 и первый дополнительный элемент И 25. Формирователь 1 коротких импульсов первым входом подключен к входной шине, а вторым входом — к выходу генератора 2, при этом выход формирователя подключен к входу элемента 3 задержки, к входам установки в "0" делителей 4 и 5 частоты, к входу управления вентильной группы

6, входу установки в "1" триггеров

7 и 8 и установки в "0" счетчика 9.

Выход генератора 2 подключен к сигнальным входам делителя 5 частоты, основного элемента И 10 и генератора

11 сдвинутых последовательностей. Выход элемента 3 задержки подключен к входу установки в "0" суммирующегО счетчика 12, счетный вход которого через делитель 4 частоты подключен к выходу делителя 5 частоты, а выходы разрядов через вентильную группу 6, вычитающий счетчик 13 и дешифратор

14 кода нуля — к нулевому входу триггера 7 и единичному входу триггера 15

Счетный вход вычитающего счетчика 13 связан с выходом элемента И 10 через управляющий делитель 16 частоты, уп48

2 равляющие входы разрядов которого совместно с управляющими входами разрядов умножителя 17 числа импульсов подключены к выходам разрядов задатчика 18 кода. Информационные выходы счетчика 9 подключены к первым входам блока 19 сравнения кодов, выход. которого подсоединен к нулевым входам триггеров 8 и 15. Вторые входы блока 19 сравнения кодов подключены к информационным выходам счетных декад 20, счетный вход которых подключен к выходу умножителя 17 числа импульсов, а вход установки в "0" вместе с входом установки в "0" пересчетного блока 21 подключен к выходу дополнительного элемента И 22, первый вход которого подключен к выходу делителя 4 частоты, а второй вход вместе с вторым входом элемента

И 23 †.к нулевому выходу триггера 8.

Выходы генератора 11 сдвинутых последовательностей через коммутатор 24, управляющие входы которого подсоединены к выходам разрядов пересчетного блока 21, подключены к первому входу элемента И 25, второй вход которого соединен с выходом триггера 15, а выход подключен к счетному входу счетчика 9. Второй вход элемента И 10 подключен к выходу триггера 7. Первый вход элемента И 23 подключен к выходу делителя 5 частоты . Единичный выход триггера 8 является выходом фазосдвигающего устройства.

Устройство работает следующим образом.

Опорный сигнал (фиг. 2 а), фазу которого необходимо сдвинуть на определенный угол(с поступает на первый вход формирователя 1 коротких импульсов, который при переходе опорного напряжения через нулевое значение фазы формирует на своем выходе синхронно с импульсами сигнала от генератора 2 (фиг. 2 ) короткий импульс (фиг. 2г). Этот короткий импульс поступает на входы установки в "0" делителей 4, 5 и 16 частоты, которые возвращаются в исходное состояние, на управляющий вход вентильной группы

6, которая срабатывает и переносит в вычитающий счетчик 13 код, накопленный к этому моменту в суммирующем счетчике 12, на вход установки в "0" счетчика,9, который при этом устанавливается в "0", на единичные входы триггеров 7 и 8, которые при этом

1241148

f

4 6 переходят из нулевого состояния в единичное, благодаря чему на выходе триггера 7 появляется разрешающий потенциал для элемента И 10, а на выходе триггера 8, являющемся выходом устройства — высокий потенциал, и . на элемент 3 задержки. Будучи задержанным в элементе 3 задержки на время Г, достаточное для надежной перезаписи кода иэ счетчика 12 в вы- 10 читающий счетчик 13, этот короткий импульс с выхода формирователя 1 поступает на вход установки в "0" суммирующего счетчика 12, в результате чего последний переходит в исходное 15 нулевое состояние.

Таким образом, начиная с момента появления на выходе формирователя 1 короткого импульса, на суммирующий вход счетчика 12 начинают поступать .20 импульсные сигналы (фиг. 2Ь) в частотой где f . — частота следования импульсов на выходе генератора 2;

К4, К вЂ” коэффициенты деления делителей 4 и 5 частоты соответственно, 30 а на счетный вход вычитающего счетчика 13 начинают поступать импульс- . ные сигналы (фиг. 2)) с частотой

11 2 Ж6 г e Кц коэффициент ния частоты управляемого делителя 16 частоты, который задается задатчиком

18 кода.

3а период Т „ входного опорного сигнала U „ в суммирующем счетчике 12 накапливается код числа N (фиг. 2Ь), 40 причем.

T0h 2

Ф Он 12 v ° К

Этот код числа N, иэ вычитающего счетчика 13 вычитается до нуля за время Т, (фиг. 2),, от t, до t ), причем

Nrt T fn К36 Кк 50 т„- — - — — -т,„,.

П 4 5 2 4.

В момент полного вычитания кода

Nr из вычитающего счетчика 13 код счетчика становится. равным нулю, в

55 результате чего срабатывает дешифратор 14 кода нуля и его выходной сигнал поступает на нулевой вход тригге4 ра 7, который переходит в нулевое состояние и снимает разрешающий потенциал с элемента И 10, а также на единичный вход триггера 15, который переходит в единичное состояние и подает разрешающий потенциал на элемент И 25.

Если Кц К сделать равным 360, то интервал времени T в течение которого на выходе триггера 7 существует высокий потенциал, соответствует фазовоиу сдвигу напряжения Uo„, причем число градусов этого фазового сдвига соответствует числу, код которого задает эадатчик 18. кода, т.е. е

Т =Т Ч вЂ” .

360

Знак примерного равенства в этом выражении поставлен потому, что интервал Т, соответствует целому числу периодов импульсного сигнала на выходе управляемого делителя 16 частоты, но в длительности периода Т

on опорного входного напряжения укладывается не целое количество периодов импульсных сигналов с выхода делителя 4 частоты. Между поступлением на счетный вход суммирующего счетчика

12 последнего за Т „ импульса (t n ía фиг. 2g) и моментом его обнуления (,+,на фиг. 22) обычно имеется дополнительный интервал 4Т (фиг. 2Ь), меньший периода T,z =1/f,, который необходимо учесть путем формирования некоторого дополнительного интервала

ЬТ щ=лТ 36ро и сУиииРованиЯ его с интервалом Т,; Сумма Т и ЬТ наи- . (Аon более точно соответствует величине

О

T „(p /360 . Для формирования интерI ,вала аТ „ и его суммирования с интервалом Т, предназначены элементы предлагаемого устройства.

В установившемся режиме, например, в .любой интервал Т начиная с мо12 мента времени и до момента времени

t „ (фиг.2 ), в момент отработки временного сдвига в предыдущем периоде

Т опорного входного напряжения (или с t=t r на фиг. 2 ) на основном (единичном) выходе триггера 8 устанавливается нулевой потенциал, а на втором его выходе появляется положительный потенциал, который поступает на элементы И 22 и 23 и открывает их. Через элемент И 23 на вход умно- .

1241148 жителя 17 числа импульсов поетупает

М импульсная последовательность с выхода делителя 5 частоты, следующая с частотой, в К раза большей, чем частота сигналов на входе суимнрующего счетчика 12. Каждому импульсу, поступившему на вход умножителя 1,7, на

его выходе соответствует последовательность импульсов, число которых 1р равно числу, код которого К< имеется в задатчике кода. Эти импульсы с выУ хода умножителя 17 поступают на вход пересчетного блока 21, а с его выхода — на вход счетных декад 20., 15

Через элемент И 22 на входы установки в "0" счетных декад 20 и блока

21 поступают импульсные сигналы с выхода делителя 4 частоты. Таким образом, код, записанный в счетных декадах 20 и блоке 21 меняется от К (момент й1 на фиг. 2ж) после первого импульса на входе уиножителя 17 до (К4-1 )К 6

В дальнейшем, начиная с момента 2S времени t< (фиг. 2f) от нуля начнет изменяться код, фиксйруемый в счетных декадах 20 и блоке . 21, после прихода последнего в интервале Т импульса на вход суммирующего счетчика 12. Од-Зб нако после поступления на вход уино- жителя 17 некоторого количества К импульсов (меньшего К1), формирователь 1 KopQTKHx импульсов вырабатывает сигнал, которым триггер 8 переводится в единичное состояние, снимая тем самым разрешакщее напряжение с первых входов элементов И 22 и 23. В счетных декадах 20 и блоке 21 фикси.руется код К. Этот код сохраняется до момента перехода триггера 7 из единичного положения в нулевое, т.е. к концу отработки интервала Т, (момент й, на фиг. 2 ).

В момент отработки Т,, когда де- 45 шифратор 14 кода нуля вырабатывает свой сигнал (фиг. 2к), этот сигнал поступает на единичный вход триггера

15 и переводит последний в единичное, состояние (фиг. 2э), при котором на элемент И 25 подается разрешающий потенциал. К этому времени коммутатор 24 подключает на вход элемента

И 25 тот выход (шестой выход для примера 6*a =.0,6Т) генератора 11 сдвину- 55 тых последовательностей, номер которого соответствует числу, код котоього записан в разрядах пересчетного блока 21. Эта последовательность (для выбранного примера 2 импульса) с частотой f начинает поступать на счетный вход счетчика 9. Как только код счетчика 9 сравняется с кодом, зафиксированным в счетных декадах

20, срабатывает блок 19 сравнения кодов, сигнал которого переводит в нулевое состояние триггер 15 (момент а* на фиг. Яе), снимая разрешающее напряжение с элемента И 25, и поступает на нулевой вход триггера 8 (фиг. 26), переводя его в нулевое состояние и фиксируя тем самым момент времени, сдвинутый относительно начала периода на заданный угол с, „, .

Относительно импульса формирователя 1 этот момент времени сдвинут. на ,,> + а„+ à,> (фиг. 2е), где c» — длительность единичного состояния триггера 7, С„ — интервал времени, равный сдвигу выходной последовательности .коммутатора 24 относительно вход-: ной последовательности генератора 11, а ñ - временной интервал от момента

<9 поступления на счетчик 9 первого счетного импульса до момента формирования в неи кода числа, записанного в счетных декадах 20. Интервал, в течение которого открыт элемент И

25, равный сумме о„+,, представля- . ет собой интервал Ь Т „ (фиг. 26), который дополняет „ до уточненного значения временного сдвига.

Формула изобретения

Рифровое,фазосдвигающее устройстso содержащее первый и второй счетчики, задатчик кода, соединенный с информационными входами управляемого делителя частоты, вход которого сое-, динен с выходом основного элемента К„ вход которого обьединен с входом основного делителя частоты и выходом генератора импульсов, соединенного с формирователем, вход которого соединен с входной клеммой устройства, причем выход управляемого делителя частоты соединен с управляющим входом первого счетчика, о т л и ч а ю— щ е е с я тем,-что, с целью повышения точности, в него введены генератор сдвинутых последовательностей, коммутатор, уиножитель, вентнльная группа, дешифратор, блок сравнения кодов, триггеры, дополнительные дели1241

lF

1

У гФ ° Ф ° ° е 4 а 4 4 ° 4 °

1 г 4уэ

ВНИИПИ Заказ 3483/39 Тираж 728

Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 тель частоты, счетчик и три элемента

И, счетные декады, пересчетный блок и элемент задержки, вход которого соединен с выходом формирователя, входами установки в "0" дополнительного счетчика, основного и дополнительного делителей частоты, входами установки в "1" первого и второго триггеров, а также входами установки управляемого делителя частоты и вентильной группы, другими входами подключенной к выходам второго счетчика, а выходами соединенной через первый счетчик с дешифратором, выходом соединенным с входом установки в

"0" первого триггера, подключенного выходом к второму входу основного элемента. И, и входом установки в "1" третьего триггера, соединенного через первый дополнительный элемент И 2О со счетным входом дополнительного счетчика, информационными, входами подключенного к первым входам блока сравнения кодов, другие входы которого соединены со счетными декадами, а выход подключен к входам установки в "0" третьего и второго триггеров, 148 8 единичный выход которого является выходом устройства, а нулевой подклю— чен соответственно через второй дополнительный элемент И к входам установки в "0" пересчетного блока и счетных декад, а через последовательное соединение третьего элемента И и умножителя — к счетному входу пересчетного блока, информационные выходы которого подключены к управляющим входам коммутатора, выходом соединенного с вторым входом первого дополнительного элемента И, а сигнальными входами подключенного к выходам генератора сдвинутых последовательностей, вход которого соединен с входом основного делителя частоты, выходом соединенного с вторым входом третьего дополнительного элемента И» а также через дополнительный делитель частоты — с вторым входом второго дополнительного элемента И и суммирующим входом второго счетчика, вход установки в "0" которого подключен к выходу элемента задержки, причем выходы задатчика кода соединены с управляющими входами умножителя.