Буферное запоминающее устройство
Изобретение предназначено для использования в системах обработки цифровой информации. Цель изобретения состоит в упрощении устройства. Буферное запоминающее устройство содержит регистр, установочный вход которого подключен кустановочному входу триггера и является установочным входом устройства, группа установочных входов регистра подключена к выходам элементов И, первые входы которых являются информационными входами устройства, вторые входы злементов И объединены и подключены к выходу триггера, тактовый вход (вход, по которому триггер изменяет свое первоначальное состояние) которого подключен к выходу элемента ИЛИ-НЕ, входы которого подключены к выходам элементов И. 1 ил. с 9 (Л С
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (50 4 С 11 С 19/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3824072/24 (22) 17.12.84 (46) 30.06.86. Бюл. Ф 24 (72) В.Г.Околотенко и А.П.Антоненко (53) 681.327.6(088.8) (56) Заявка ФРГ N -2217045, кл. G 11 С 19/00, 1973.
Авторское свидетельство СССР
У 651412, кл. G 11 С. 9/00, 1979. (54) БУФЕРНОЕ ЗАПОМИНАК1ЦЕЕ УСТРОЙСТВО (57) Изобретение предназначено для использования в системах обработки цифровой информации. Цель изобретения состоит в упрощении устройства.
„„SU„„1241288 д1
Буферное запоминающее устройство содержит регистр, установочный вход которого подключен к установочному входу триггера и является установочным входом устройства, группа установочных входов регистра подключена к выходам элементов И, первые входы которых являются информационными входами устройства, вторые входы элементов И объединены и подключены к выходу триггера, тактовый вход (вход, по которому триггер изменяет свое первоначальное состояние) которого подключен к выходу элемента ИЛИ-НЕ, входы которого подключены к выходам элементов И . 1 ил .
12412
Изобретение относится к области запоминающих устройств и предназначено для использования в системах обработки цифровой информации.
Цель изобретения — упрощение устройства и повышение его быстродействия., На чертеже приведена функциональная схема изобретения.
Устройство содержит элементы И 1, 10 регистр 2, элемент ИЛИ-НЕ 3, триггер 4, установочный вход (сброс) 5, информационные входы 6.
Устройство работает следунхфим образом. f5
При поступлении сигнала на вход 5 сброса триггеры регистра 2 устанавливаются в нулевое состояние, а триггер 4 — в единичное. На выходе элемента ИЛИ-НЕ 3 в это время сохраня- 20 ется единичный потенциал, определяемый сигналами низкого логического уровня на информационных входах 6 устройства..После переключения триггера 4 уровень логической единицы 25 с его прямого выхода открывает элементы И 1, подготавливая устройство к записи входной информации. Входная информация параллельным кодом поступает на входы 6 (на входы элемен- зо тов И 1). При этом соответствующие разряды регистра 2 устанавливаются в единичное состояние ° С появлением первого кодового импульса на выходе элементов И 1 элемент ИЛИ-НЕ 3 переключается в нулевое состояние, а с окончанием последнего — в единичное.
88 2
Одновременно с окончанием отрицательного импульса на выходе элемента ИЛИ-НЕ 3 триггер 4 положительным перепадом напряжения на его тактовом входе С переключается в нулевое состояние, так как Ha его D-входе постоянно присутствует уровень логического нуля . Переключившись, триггер 4 сигналом низкого логического уровня с его прямого выхода блокирует элементы И 1. Сигнал блокировки появляется с окончанием последнего кодового импульса. Рассинхронизация кодовых импульсов (в слове информация), поступаюших по. информационным шинам на вход устройства, не должна превышать длительности импульса.
Формула изобретения
Буферное запоминающее устройство, содержащее регистр, установочный вход которого является управляющим зходом устройства, установочные входы группы регистра подключены к входам элемента ИЛИ-HE и к выходам элементов И, первые входы которых являются информационными входами устройства, выходы регистра являютея информационными выходами устройства, о т л и— ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения его быстродействия, оно содержит триггер, установочный вход которого подключен к установочному входу регистра, вторые входы элементов И подключены к выходу триггера, тактовый вход которого подключен к выходу элемента ИЛИ-НЕ.
1241288
Составитель С.Шустенко
Редактор Т.Парфенова Техред 0.Сопко. Корректор М.Поко
Заказ Зб03/46 Тираж 543 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-.полиграфическое предприятие, r.ужгород, ул.Проектная, 4
