Регистр сдвига

 

Изобретение относится к области автоматики и вычислительной техники , и позволяет упростить регистр сдвига путем сокращения числа тактовых входов с четырех до двух. Один разряд регистра сдвига составляют две ячейки памяти, каждая из которых состоит из тиристора, двух транзисторов и пяти резисторов. Сокращение числа тактовых шин по сравнению с прототипом стало возможным благодаря введению в состав ячейки двух транзисторов и двух резисторов. 2 ял. 1С ю о 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК.(504 С 11 С

ОПИСАНИЕ ИЗОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3781744/24-24 (22) 14.08.84 (46) 30.03.86. Бюл. № 12 (71) Киевское производственное объединение Киевтрактородеталь" (72) А.В.Бойков (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР

¹ 677012, кл, G 11 С 29/28, 1978 °

Ауэн Л.Ф. Цифровые и переключающие устройства на тиристорах. M.:

Энергия, 1974, с.78.

;„,SU„„1221681 (54) РЕГИСТР СДВИГА (57) Изобретение относится к области автоматики и вычислительной техники . и позволяет упростить регистр сдвига путем сокращения числа тактовых входов с четырех до двух. Один разряд регистра сдвига -составляют две ячейки памяти, каждая из которых состоит из тиристора, двух транзисторов и пяти резисторов. Сокращение числа тактовых шин по сравнению с прототипом стало возможньпч благодаря введению в состав ячейки двух транзисторов и двух резисторов. 2 ил.

1.221681

В момент t на вход 12 регистра сдвига подают логический ноль (фиг.2г). Это приводит к запиранию транзистора 4 первой ячейки памяти, что снимает шунтирующее действие с управляющего перехода тиристора 2 этой ячейки. При появлении управляющего сигнала на шине 10 в момент

t4 (фиг.2а) через управляющий переход этого тиристора 2 проходит ток управления и он открывается. Открытый тиристор 2 и насьпценный транзистор 3 обеспечивают появление на

55

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах сортировки деталей по группам.

Цель изобретения - упрощение 5 регистра сдвига путем сокращения числа тактовых входов с четырех до двух.

На фиг. 1 представлена схема регистра сдвига; на фиг. 2 — времен- 10 ная диаграмма его работы.

Регистр сдвига содержит ячейки 1 памяти, каждая из которых состоит из тиристора 2, первого 3 и второго

4 транзисторов и пяти резисторов 15

5-9, первый 10 и второй 11 тактовые входы регистра сдвига, вход 12, управляющий вход 13 и выход 14 регистра сдвига.

Один разряд регистра составляют 20 нечетная и четная ячейки памяти.

Регистр сдвига работает следующим образом.

В исходном состоянии при подаче питания тиристоры 2 находятся в закрытом состоянии. На вторых резисторах 6 — высокий потенциал (логическая единица), что обеспечивает режим насыщения вторых транзисторов 4. На вход 12 подана логическая единица, 30 что обеспечивает режим насыщения транзистора 4 первой ячейки памяти.

Насьпценное состояние транзисторов 4 оказывает шунтирукицее действие на управляющие переходы транзисторов 2.

На тактовые входы 10 и 11 подаются управляющие сигналы (фиг.2а,б).;

Длительность управляющих сигналов должна превышать время переходных процессов в тиристорах. Диаграмма 40 работы регистра сдвига приведена беэ учета переходных процессов в полупроводниках. На управляющий вход 13 регистра сдвига подается инверсный сигнал сшины 10 (фиг.2а,в). 45 резисторе 6 первой ячейки логическоro ноля (фиг:2д), который действует на базу транзистора 4 второй ячейки, что приводит к его запиранию и снятию шунтирукнцего действия с управляющего перехода тиристора 2.

Этим подготавливается вторая ячейка к записи информации.

В момент t при появлении управляющего сигнала на шине 11 (фиг.2б) открывается тиристор 2 второй ячейки. Через открытый тиристор 2 и насьпценный транзистор 3 на резисторе

6 этой ячейки появляется логический ноль (фиг.2е), который прилагается к базам транзисторов 3 и 4 соответственно предыдущей первой ячейки и последующей третьей ячейки, что приводит к их запиранию. При этом тиристор 2 первой ячейки переходит в закрытое состояние, а на резисторе 6 нагрузки появляется логическая единица (фиг.2д), т.е. происходит стирание информации в предыдущей ячейке. Зпертое состояние транзистора 4 третьей ячейки снимает шунтирующее действие с управляющего перехода тиристора 2 этой ячейки, что подготавливает третью ячейку к записи информации. Таким образом, при запи" си информации в очередную ячейку последняя стирает информацию в предыдущей и подготавливает цепь управления тиристора последующей ячейки для записи информации.

В момент t< при появлении управляющего сигнала на шине 11 (фиг.2б) открывается тиристор 2 последней ячейки; на резисторе 6 появляется логический ноль (фиг.2и), что приводит к эапиранию транзистора 3 и saкрыванию тиристора 2 предыдущей ячейки. На резисторе 6 появляется логическая единица (фиг.2ж), при этом транзистор 4 последней ячейки переходит в режим насыщения, шунтируя управляющий переход тиристора 2.

В момент t на управляющем входе

13 регистра сдвига появляется логический ноль (фиг.2в), что приводит к запиранию транзистора 3 и выключению тиристора 2 последней ячейки; на резисторе 6 появляется логическая единица (фиг ° 2и), т.е. происходит стирание информации в последней, четвертой ячейке.

Предлагаемый регистр сдвига можно испольэовать как кольцевой счет1221б81 чик. Для этого необходимо вход 12 соединить с выходом 14 последней ячейки, управляющий вход 13 — с коллектором транзистора 3 первой ячейки, а управляющий электрод, например, тиристора 2 первой ячейки через последовательную RC-цепочку — с шиной Е источника питания. Тогда в момент включения питания основной ток заряда конденсатора проходит через управляющий переход тиристора

2, так как сопротивление резистора

5 намного больше сопротивления управляющего перехода тиристора 2, и транзистор 4 не может зашунтировать ток заряда конденсатора, тиристор 2 открывается, т.е. в ячейке записывается информация. При поочередной подаче управляющих сигналов на шины

10 и 11 информация перемещается по кольцу.

В предлагаемом регистре сдвига возможно сохранение произвольного кода. Для этого необходимо управляющий вход 13 регистра сдвига соединить с шиной нулевого потенциала, т.е. подать логический ноль. Тогда записанный код, дойдя до последней ячейки, сохраняется в регистре сдвига даже при подаче управляющих сигналов на шины 10 и 11.

Формула изобретения

Регистр сдвига, содержащий ячейки памяти, каждая из которых состоит из тиристора и трех резисторов, причем первые выводы первого и второго резисторов соединены соответственно с управляющим электродом тиристора и шиной питания, о т л и ч а ю щ и йс я тем, что, с целью упрощения

5 регистра сдвига, каждая ячейка памяти содержит первый и второй транзисторы и четвертый и пятый резисторы, причем в каждой ячейке памяти катод тиристора соединен с шиной нулевого потенциала, а анод — с эмиттером первого транзистора, коллектор которого соединен с вторым выводом второго резистора, а база — с первым выводом третьего резистора, второй вывод котоl5 рого соединен с коллектором первого транзистора последующей ячейки памяти кроме последней, эмиттер второго транзистора соединен с катодом тиристора, база — с первым выводом четвер20 того резистора, второй вывод которого соединен с коллектором первого тран-. зистора предыдущей ячейки памяти„ кроме первой, а коллектор второго транзистора соединен с вторым выводом первого резистора и первым выводом пятого резистора, вторые выводы пятых резисторов нечетных ячеек памяти являются первым, а четных ячеек памяти — вторым тактовыми

30 входами регистра сдвига соответственно, вторые выводы четвертого резистора первой ячейки памяти и третьего резистора последней ячейки памяти являются соответственно информационным и управляющим входами регистра ,сдвига, а коллектор первого транзистора последней ячейки памяти — выходом регистра сдвига.

1221681

f0

ff

f3 г

rz

8a(S.

ЯРУ

Ж

Вык.

ЯпЗ

М

Них.

ЯПЧ

Составитель А.Дерюгин

Редактор А.Огар Техред В.Кадар Корректор Л. Пилипенко

Заказ 1616/56 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г. Ужгород, ул.Проектная,4