Фазовый дискриминатор

 

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gp 4 Н 03 Э 13/00

gqppn " Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ МЬ_#_ 0 Е!МА

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ держит цифровой интегратор (ЦИ) ннвертор 2, два элемента И 3 и 4, двухпороговый детектор (ДД) 5, состоящий из компараторов 6 и 7 верхнего и нижнего уровней и элемента ИЛИ 8, генератор тактовой частоты 9. Входной сигнал, представляющий собой смесь полезного сигнала с шумом или только полезный сигнал, в результате обработки ДД 5 из непрерывного преобразуется в последовательность импульсов, поступающую на входы элементов И 3 и 4 ° С выходов элементов И 3 и 4 пачки импульсов поступают соответственно на суммирующий и вычитаю щий входы ЦИ 1, который выполнен на реверсивном счетчике. Если входной и опорный сигналы синфазны (не синфаз ны), то количество импульсов, осГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3703775/24-09 (22) 23.02.84 (46) 30.06.86. Бюл. 9 24

;(71) Новосибирский электротехнический институт (72) Г. В. Беляев, Л. Г. Ивлев и Б. Б. Сиволап (53) 621.376.55(088.8) (56) Авторское свидетельство СССР

Ф 849418, кл. Н 03 Р 13/00, 20.06,77, Авторское свидетельство СССР

Р 1029396, кл. Н 03 D 13/00, 11. 12,81, (54) ФАЗОВЫЙ ДИСКРИМИНАТОР (57-.) Изобретение относится к радиотехнике и м.б. использовано в системах фазовой автоподстройки частоты для слежения за фазой колебания. Повыша ется помехоустойчивость. Устр-во со.SU 41413 А 1

1241413

20 тавшихся в ЦИ 1 за период опорного напряжения, будет (не будет) равно нулю. Энак напряжения и его величина будут определять знак и величину рас1

Изобретение относится к радиотехнике и может использоваться в систе™ мах фазовой автоподстройки частоты для слежения за фазой колебания.

Цель изобретения - повышение помехоустойчивости °

На фиг. приведена структурная электрическая схема предложенного фазового дискриминатора; на фиг. 2, 3 и 4 - эпюры напряжения в различных 1О точках схемы фазового дискриминатора при условии отсутствия дестабилизи рующих факторов: при условии, когда входной сигнал искажен помехой, сдвигающей значащий момент в .сторону 15 отставания; при условии, когда входной сигнал искажен помехой, сдвигающей значащий момент в сторону опере жения соответственно.

Фазовый дискриминатор содержит цифровой интегратор 1, инвертор 2," первый и второй элементы И 3 и 4, двухпороговый детектор 5, состоящий из компаратора 6 верхнего уровня, компаратора 7 нижнего уровня и эле мента ИЛИ 8, генератор 9 тактовой частоты.

Фазовый дискриминатор работает следующим образом. зо

Входной сигнал фазового дискриминатора, представляющий собой смесь полезного сигнала с шумом (фиг. 3а, 4а) или только полезный сигнал (фиг. 2а), поступает на входы компараторов 6 и 7, пороги срабатывания которых (U U ) выбраны в соответст вии с уровнем помех в канале связи (фиг. 2а, За, 4а). Выходными сигналами компараторов 6 и 7 будут прямо- 40 угольные импульсы различной длительности, соответствующие частотному заполнению входного сигнала и выставленному порогу срабатывания компара.торов 6 и 7. Так как входной сигнал согласования входного и опорного сигналов. Цель достигается введением

ДД 5 и выполнением ЦИ 1 на реверсивном счетчике. 4 ил. подается на неинвертирующий вход ком паратора 6 верхнего уровня и на инвертирующий вход компаратора 7 нижне го уровня, то после компаратора 6 верхнего уровня полярность импульсов совпадает с полярностью входного сигнала (фиг. 2б, Зб, 4б), а после компаратора 7 нижнего уровня полярность будет противоположной (фиг. 2в, Зв, 4в). Положительные импульсы с выходов компараторов 6 и 7 суммируются элементом ИЛИ 8. В результате проделан ной обработки входной сигнал из непрерывного преобразуется в последовательность импульсов „ характеризующую ся тем, что участки перехода через нулевой уровень, которые подвержены максимально воздействию помехи, в дальнейшей обработке не участвуют (фиг. 2г, 3r, 4г). Полученная последовательность импульсов поступает на первые входы элементов И 3 4, На второй вход элементов И 3 и 4 подает ся опорное напряжение, частота которого в два раза больше частоты вход ного сигнала (фиг. 2 д,е; 3 д,е;

4 д,е). На третьи входы элементов

И 3 и 4 подаются импульсы счета, частота которых много больше, чем частота входного сигнала, которые определяют точность работы фазового дискриминатора (фиг. 2ж, Зж, 4ж). На выходах элементов И 3 и 4 образуются пачки импульсов, частота заполнения которых соответствует частоте импульсов счета, а длительность — oT» носительному временному расположению импульсов опорного сигнала и импульсов, приходящих с выхода элемента

ИЛИ (фиг. 2з,и; Зз,и; 4з,и), соответствующих входному сигналу. С выхода эпемента И 3 пачки импульсов поступают на суммирующий вход цифрового интегратора 1, а с выхода элемента

И 4 - на вычитающий вход цифрового

1241413

ВНИИПИ Заказ 3611! 53 Тираж 816

Подписное

11роиэв.-полигр. пр-тие, г, Ужгород., ул. Проектная, 4 интегратора 1, выполненного на реверсивном счетчике. Если входной и опорный сигналы синфазны, то длина пачки, а значит и количество импульсов счета в ней, поступающих на суммирующий вход, будут равны длине пачки и количеству импульсов счета в ней, поступающих на вычитающий вход цифрового интегратора 1 и значит колиI чество импульсов, оставшихся в цифровом интеграторе 1 за период опорного напряжения, будет равно нулю (фиг. 2к, Количество импульсов счета (на фиг, 2и, Зи, 4и) соответствует ординате пилообразного напряжения на фиг. 2к, Зк, 15

4к. Если фаза входного сигнала не соответствует фазе опорного, то длительности пачек импульсов счета, поступа1 ющих на суммирующий и вычитающий вход цифрового интегратора 1, будут различны. Тогда количество импульсов, . оставшихся в реверсивном счетчике (цифровом интеграторе 1) в результате описанного изменения за период 25 опорного напряжения, не будет равно нулю. Знак напряжения и его величина будут определять знак и величину рас согласования входного и опорного сигналов.

Формула изобретения

Фазовый дискриминатор, содержащий инвертор, два элемента И и цифровой интегратор, выход которого является выходом фазового дискриминатора, а входы соединены с соответствующими выходами элементов И, при этом первые входы элементов И объединены, а второй вход первого элемента И является входом опорного сигнала и соединен через инвертор с вторым входом второго элемента И, о т л и ч аю шийся тем, что, с целью повы шения помехоустойчивости, в него введен двухпороговый детектор, выход которого соединен с первыми входами элементов И, информационный вход является входом фазового дискриминатора, а управляющие входы являются входами опорных напряжений, при этом . цифровой интегратор выполнен в виде реверсивного счетчика, а третьи входы элементов И соединены с генератором тактовой частоты.