Устройство для сложения

 

Изобретение относится к вычислительной , технике и может быть использовано в операционных схемах процессоров. Целью изобретения является расширение функциональных возможностей за счет алгебраического суммирования чисел. Поставленная цель достигается за счет того, что в устройство для сложения, содержащее накапливающий сумматор 4, п блоков 2 вычитания (п - количество суммируемых чисел), умножитель 3 и блок 1 выделения наименьшего ненулевого числа, введен вычитатель 5, первая и вторая группы входов которого соединены с выходами признака ненулевой разности блоков вычитания, к установочным входам которых подключены входы суммируемых чисел устройства, имеющих соответственно положительные и отрицательные знаки, информационные выходы вычитателя подключены к входам второго онеранда умножителя , а знаковый выход - к входу знакового разряда накапливающего сумматора , выход знакового разряда которого соединен с знаковым выходом устройства. 1 ил., 1 табл. Ф (Л to 4ii 00 сд

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg4 G06F7 50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3810481/24-24 (22) 29.10.84 (46) О?.08.86. Бюл. № 29 (71) Винницкий политехнический институт (72) В. П. Кожемяко, Л. И. Тимченко и С Н. Белан (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 588543, кл. G 06 F 7/50, 1975.

Авторское свидетельство СССР № 1101817, кл. G 06 F 7/50, 1982. (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ (57) Изобретение относится к вычислительной.технике и может быть использовано в операционных схемах процессоров. Целью изобретения является расширение функциональных возможностей за счет алгебраического суммирования чисел. Поставленная,.SU„„1249506 1 цель достигается за счет того, что в устройство для сложения, содержащее накапливающий сумматор 4, и блоков 2 вычитания (n — количество суммируемых чисел), умножитель 3 и блок 1 выделения наименьшего ненулевого числа, введен вычитатель 5, первая и вторая группы входов которого соединены с выходами признака ненулевой разности блоков вычитания, к установочным входам которых подключены входы суммируемых чисел устройства, имеющих соответственно положительные и отрицательные знаки, информационные выходы вычитателя подключены к входам второго операнда умножителя, а знаковый выход — к входу знакового разряда накапливающего сумматора, выход знакового разряда которого соединен с знаковым выходом устройства. Ж

1 ил., 1 табл.

1249506

Изобретение относится к вычислительной технике и может быть использовано в операционных схемах процессоров.

Целью изобретения является расширение функциональных возможностей за счет алгебраического суммирования чисел.

На чертеже представлена структурная схема устройства для сложения.

Устройство содержит блок 1 выделения наименьшего ненулевого числа, и блоков 2 вычитания (n — количество суммируемых чисел), умножитель 3, накапливающий сумматор 4 и вычитатель 5. Установочные входы 6 блоков 2 соединены с входами 7 соответствующих суммируемых чисел устройства, выходы 8 информационных разрядов сумматора 4 соединены с соответствующими информационными выходами 9 устройства, вход 10 синхронизации устройства подключен к входу 11 синхронизации сумматора 4 и входам 12 синхронизации блоков 2, выход 13 блока 1 соединен с входом 14 первого операнда умножителя 3 и с входами 15 вычитаемого блоков 2, выходы 16 разности блоков 2 подключены к входам 17 уменьшаемого тех же блоков 2 и к входам блока 1, выходы 18 умножителя 3 соединены с входами 19 информационных разрядов сумматора 4, входы 20 первой группы и входы 21 второй группы вычитателя 5 соединены с выходами 22 признака ненулевой разности блоков 2, к установочным входам 6 которых подключены входы 7i — 7», 7»+ — 7„суммируемых чисел, имеющих соответственно положительные и отрицательные знаки (1( (t.(n), информационные выходы 23 вычитателя 5 подключены к входам 24 второго операнда умножителя 3, знаковый выход 25 вычитателя 5 подключен к входу 26 знакового разряда сумматора 4, выход 27 знакового разряда сумматора 4 соединен со знаковым выходом 28 устройства.

Устройство работает следующим образом.

На входы 7ь ..., 7» устройства подаются

Й положительных суммируемых чисел, а на входы 7»+, ..., 7„— (n.— Й) отрицательных суммируемых чисел, причем отрицательные числа на входах 7» i, ..., 7„ представлены в виде положительных, т. е. по модулю.

В начале операции сложения на блоках

2i, ..., 2„от каждого исходного числа вычитается нуль, подаваемый с выхода блока 1.

На выходах блоков 2ь ..., 2 получаются разности чисел, в данном случае исходные числа, параллельно воздействующие по входам блока 1 выделения наименьшего ненулевого числа, на выходе 13 которого выделяется наименьшее число из значащих исходных чисел, воздействующих на вход 14 умножителя 3. При этом на выходах 22 каждого из блоков 2 вырабатывается сигнал наличия разности и значения разности чисел на выходах 16. Если разность чисел на выходах 16 блоков 2 имеется, то на их выходах 22 вырабатывается сигнал, причем сиг5

1О

55 налы на выходах 22 блоков 2 вычитания поступают на входы 20 и 21 вычитателя 5.

Вычитатель 5 формирует на выходах 23 кратность разности между кратностями положительных и отрицательных чисел, присутствующих на ее входах 20 и 21, сигнал которой воздействует на входы 24 умножителя 3. Сигнал о том, является лй эта кратность отрицательной (отрицательных чисел больше) либо положительной (положительных чисел больше), с выхода 25 вычитателя 5 подается на вход 26 накапливающего сумматора 4. На вход 14 умножителя 3 воздействует сигнал с выхода 13 блока 1. Полученное таким образом произведение записывается в накапливающий сумматор 4. При этом во время записи на входе 10 синхронизации имеется сигнал, поступающий на входы 12 блоков 2, запрещающий операцию вычитания в блоках 2.

После того как запись завершена, на входе 10 синхронизации снимается сигнал (нет его и на входах 12 блоков 2), приводящий к новому циклу вычитаний сигналов на входах 17 и 15 блоков 2. Указанный процесс сложения чисел продолжается аналогично.

В блоке 1, на входы которого поступают сигналы с выходов 16, выделяется наименьшее число, соответствующий сигнал которого поступает на входы 15 блоков 2.

Таким образом, в блоках 2 по входам 17 и 15 происходит вычитание сигналов наименьшего числа и соответствующих сигналов разностей. С выходов 16 блоков 2 снимаются сигналы новых разностей, а сигнал на их выходах 22 говорит о наличии этих разностей на выходах 16.

Сигналы с выходов 22 блоков 2ь 2, ..., 2» воздействуют по входам 20 вычитателя 5, а сигналы с выходов 22 блоков 2», 2»+, ..., 2„воздействуют по входам 21 вычитателя 5.

С выходов 23 вычитателя 5 снимаются сигналы разности между количеством сигналов на первых входах 20 и 21, воздействующие по входам 24 умножителя 3, на вход 14 которого воздействует сигнал с выхода 13 блока 1. С выхода 25 вычитателя 5 снимается сигнал о том, является ли разность положительной или отрицательной, и подается на вход 26 накапливающего сумматора 4. В сумматоре 4 начинается процесс подсуммирования к предыдущему промежуточному результату. Причем, в начале операции сложения на входах 12 синхронизации блоков 2 вырабатывается сигнал, запрещающий операцию вычитания сигналов по входам 17 и 15, который снимается, когда процесс подсуммирования очередного промежуточного результата заканчивается.

Если в сумматоре 4 находилось положительное число, а в следующий момент с выхода 25 вычитателя 5 на вход 26 сумматора 4 поступил сигнал о том, что отрицательных чисел больше, то из числа нахо1249506

Формула изобретения

11,3,5,8,15 -6,-9,— 17,— 2,— 11

О 11,3,5,8,15

-6,-9, — 17,-2,-11 о

-"x0=0

11,3,5,8,15

-6,-29,-17,-2,-11

11,3,5,8,15

-6,-9, — 17,-", — 11 О

11,3,5,8,15 -6,-9,-17,-2, — 11,-7, — 15,-0 -9

2 9,1,3,6,13

-4,-7,-15,0,-9

-4,-7, — 15,-0,-9

11+ 1= 1

",1,3,6,13

8,0,2,5,12

8,0,2,5,12

181=1 — 4,-7, — 15,-0,-9

-3, — 6,-!,-О, — .

-3,-6,-!,-О,-8 гхО=Г, -3,-6, — 14,0,-8

-3,-6,-14,0,-8

1+0=! — 1,-4, — 12,0,-6

2 6,0,0,3,10 — 1,-4,-12,0,-6 — 1, — 4,-12,Г,-6

6,0,0,3,10

5,0,0,2,0

\Х = !

О, — 3,-11,0,-5 — 1,-4, — 12,0,-6

0,-3, — 11,0,-5

0,-3,-11,0,-5

О, — 1,-9,0, — 3

0,-1,-9,0,-3

0,0, — 8,0,-2

0,0,-8,0,-2

0,0,-6,0,0

0,0,-6,0,0

2 5,0,0,2,9

2 3,0,0,0,7

0,-3,-11,Г,-5

О О=О

О, — 1, -9, -Г!, - !

3,0,0,0,7

2,0,0,0,6 г,О,О,О,6

О,О,Г,О, 0,0,0,0,4

1хl=

О,О,-F,!3, — 2 х =!

О,Π— 8,0, 0,0,-6,0,0

Г,0,-6,0,0

0 О, †ΠГ

"О=О

4 О,Г,0,0,0

2 0,0,0,0,0

0,0,0,0,0 0,0,-2,0,0 дившегося в сумматоре 4 вычитается число, поступающее в данный момент с выходов 18 умножителя 3 на входы 19 накапливающего сум м атор а 4.

Таким образом, в сумматоре 4 формируется число путем последовательного суммирования или вычитания промежуточных результатов сравнения и подается на выходы 3 окончательный результат сложения.

Выход 28 устройства несет информацию о знаке полученного числа в результате сло- 10 жения.

Сложение значений чисел 11, 3, 5, 8, 15, 6, 9, 17, 2 и 11 отображено в таблице.

Структура схемы предлагаемого устройства универсальна: может быть использована как при работе с цифровыми кодами, так и при работе с сигналами, заданными, например, значениями длительности импульсов, т. е. в аналогичной форме.

Устройство для сложения, содержащее накапливающий сумматор, 72 блоков вычитания (и — количество суммируемых чисел), умножитель и блок выделения наименьшего ненулевого числа, причем установочные вхо- 2S ды блоков вычитания соединены с входами соответствующих суммируемых чисел устрой9,1,3,6,13

9, 1, 3, 6, 1 3

8,0,2,5,12

8,0,2,5,12

6,0,0,3,10

6,0,0,3,10

5,0,0,2,9

5,0,0,2,9

3,0,0,0,7

3,0,0,0,7

2,0,0,0,6

2,0,0,0,6

0,0,0,0,4

0,0,0,0,4 ства, выходы информационных разрядов накапливающего сумматора соединены с соответствующими информационными выходами устройства, вход синхронизации которого подключен к входам синхронизации накапливающего сумматора и блоков вычитания, выход блока выделения наименьшего ненулевого числа соединен с входом первого операнда умножителя и с входами вычитаемого блоков вычитания, выходы разности которых подключены к входам уменьшаемого тех же блоков вычитания, выходы умножителя соединены с входами информационных разрядов накапливающего сумматора, отличающееся тем, что, с целью расширения функциональных возможностей за счет алгебраического суммирования чисел, оно содержит вычитатель, первая и вторая группы входов которого соединены с выходами признака ненулевой разности блоков вычитания, к установочным входам которых подключены входы суммируемых чисел устройства, имеющих соответственно положительные и отрицательные знаки, информационные выходы вычитателя подключены к входам второго операнда умножителя, а знаковый выход — к входу знакового разряда накапливающего сумматора, выход знакового разряда которого соединен со знаковым выходом устройства.

1249506

Составитель А. Клюев

Редактор А. Ворович Тскред И. Верес Корректор М. Самборская

Заказ 4325!49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4