Интегрирующее устройство

 

Изобретение относится к вычислительной и к информационно-измерительной технике. Цель изобретения - повышение точности интегрирования. Интегрирование входных и эталонных сигналов в отличие от нрототипа осуществляется при управлении генераторают тока через первый коммутатор и первый вход суммирующего усилителя, на второй вход которого подается сигнал с третьего интегратора обратной связи , учитьшаищий погрешность интегрирования от разности токов генераторов тока и входного тока буферного усилителя. Начальное значение напряжения на интегрирующем конденсаторе устанавливается через ключ соответствующим выходному сигналу второго интегратора обратной связи. Погрешность от напрялсения смещения и входного тока буферного усилителя учитывается в момент выборки результата интегрирования аналоговым блоком памяти, сигнал на выходе которого усиливается при подаче на вход плавной регулировки коэффициента усиления усилителя с регулируемым коэффициентом усиления выходного сигнала первого интегратора обратной связи с учетом погрешности общего коэффициента преобразования. Выбор наиболее выгодного диапазона интегрирования осуществляется подключением соответствующих генераторов тока, а выбор масштаба выходного сигнала также и регулированием коэффициента усиления . Изобретение может быть использовано в радиоэлектронных системах обработки и анализа сигналов, в частности в интегрирующих преобразователях форма - код. 1 Ш1. (Л ю сд го СП

СОЮЗ СОБЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН дц 4 G 06 6 7/18

БИБДЯ т .;»

О

Миан

Ю

4Л

Вавй

9ее4

Ю

Сп

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3848762/24-24 (221 24.01.85 (46) 15,08.86.Вюл.Х - 30 (71) Всесоюзный научно-исследовательский институт организационной техники (72) И.В.Дягель и Д.В.Шабалов (53) 681.3 (088.8j

156 1 Авторское свидетельство СССР

Р 693269, кл. (j 06 Q 7/18, 1978.

Вахтиаров Г.Д. и др. Аналого-цифровые преобразователи. М.: Советское радио, 1980, с.148, рис.26.26, (54) ИНТЕГРИРУ10111ЕЕ УСТРОЙСТВО

157) Изобретение относится к вычислительной и к информационно-измерительной технике. Цель изобретения — повышение точности интегрирования. Интегрирование входных и эталонных сигналов в отличие от прототипа осуществляется при управлении генераторами тока через первый коммутатор и первый вход суммирующего усилителя, на второй вход которого подается сигнал . с третьего интегратора обратной связи, учитывающий погрешность интегрирования от разности токов генерато-.

„„SU„„3253 l 25 А1 ров тока и входного тока буферного усилителя. Начальное значение напряжения на интегрируюшем конденсаторе устанавливается через ключ соответст. вующим выходному сигналу второго интегратора образиной связи. Погрешность от напряжения смещения и входного тока буферного усилителя учитывается в момент выборки результата интегрирования аналоговым блоком памяти, сигнал на выходе которого усиливается при подаче на вход плавной регулировки коэффициента усиления усилителя с регулируемым коэффициентом усиления выходного сигнала первого интегратора обратной связи с учетом погрешности общего коэффициента преобразования. Выбор наиболее выгодного диапазона интегрирования осуществляется подключением соответствующих генераторов тока, а выбор масштаба выходного сигнала также и регулированием коэффициента усиления, Изобретение может быть использовано в радиоэлектронных системах обработки и анализа сигналов, в частности в интегрирующих преобразователях форма — код. 1 ил.

1251125

Изобретение относится к вычислительной и информационно-измерительной технике, в частности, предназначено для использования в интегрирующих преобразователях форма-код. 5

Цель изобретения -- повышение точности интегрирования.

Ila. чертеже приведена схема интегрирующего устройства, I0

Интегрирующее устройство содержит генераторы тока положительной

1,- 1„ и отрицательной „ — 2 полярности, переключатели 3 — 3 и

4, — 4, тока, управляющие входы которых являются входами разрешения интегрирования устроиства 5 — 5„и

6, — 6„, интегрирующий конденсатор

7, одна обкладка которого соединена с источником 8 постоянного напряжения, буферный усилитель 9, выход которого является аналоговым информационным выходом устройства 10 а вход соединен с другой обкладкой ин тегрирующего конденсатора 7 и через соответствующие переключатели 3 - 3> и 4 — 4 тока с выходами генерато< п ров тока положительной 1 — I и отрицательной 2 < — 2 полярности, первый коммутатор 11, информационные входы которого соединены соответственно с аналоговым информационным входом устройства 12 и выходами группы источников 13, — 13 эталонных сигналов, суммирующий усилитель 14, первый вход которого соединен с выходом первого коммутатора ll а выходс управляющими входами генераторов

li — 1„ и 2< — 2 тока, усилитель с регулируемым коэффициентом передачи

15, аналоговый блок 16 памяти, вход которого соединен с аналоговым информационным выходом устройства 10, а выход — с входом усилителя с регулируемым коэффициентом передачи 15, 45 выход которого является аналоговым информационным выходом считывания устройства 17, элемент 18 сравнения, первый вход которого соединен с выходом устройства 17, а выход является дискретным информационным выходом устройства 19, первый интегратор 20 обратной связи, выход которого соединен с первым управляющим входом плавной регулировки коэффициента усиления усилителя с регулируемым коэффициентом передачи 15, второй интегратор 21 обратной связи, ключ 22, через который выход второго интегратора 21 обратной связи соединен с входом буферного усилителя 9, третий интегратор 23 обратной связи, выход которого соединен с вторым входом суммирующего усилителя 14, входы всех интеграторов 20, 21 и 23 обратной связи соединены с дискретным информационным выходом устройства 19, четвертый коммутатор 24, управляющие входы которого являются входами задания работы устройства 25, а соответствующие выходы соединены с входами разрешения интегрирования интеграторов 20,21 и 23 обратных связей, второй коммутатор 26, выход которого соединен с вторым входом элемента 18 сравнения, а входы — с источниками

27 — 27 опорных сигналов, третий коммутатор 28, выход которого соединен управляющим входом дискретной ре гулировки коэффициента усиления усилителя с регулируемым коэффициентом передачи 15, а входы — с выходами группы источников 29» — 29 сигналов програмьжрования коэффициента усиления, управляющие входы всех коммутаторов 11,24, 26 и 28 соединены с входами задания режима работы устройства 25, управляющий вход ключа

22, адресный вход аналогового блока

16 памяти, информационный вход чет-. вертого коммутатора 24 являются соответственно входом начальной установки устройства 30, входом выборки и запоминания результата интегрирования 31 ч стробирующим входом устройства 32.

Устройство работает следующим образом.

При подаче на входы 25 задания ре-жима работы устройства соответствующей комбинации управляющих сигналов реализуется один из режимов работы устройства. Интегрирование входного сигнала производится при подключении через первый коммутатор 11 к первому входу суммирующего усилителя 14 информационного входа устройства 12 через третий коммутатор 28 одного из источников 29 — 29 сигнала регулирования выбранного коэффициента усиления, через второй коммутатор 26 одного из источников 27, — 27 опорного сигнала, соответствующего нулевому значению входного сигнала, При из-, менении сигнала на выходе суммирующего усилителя 14 прямо пропорционально изменяется ра-ность токов re1 251 125 нераторов тока положительной 1, — 1<,, и отрицательной 2, — 2<, полярности.

При снятии сигнала на входе 30 начальной установки устройства и подаче на управляющие входы 5„ — 5„ и

6< — 6 „ переключателей 3, — 3„ и й, — 4 тока, сигналов разрешения интегрирования разность токов генераторов тока положительной и отрицательной полярности заряжает интегрирующий конденсатор 7, разность напряжений на котором до и после интегрирования соответствует интегральному значению сигнала на интервале интегрирования. В момент окончания сигна- <5 ла разрешения интегрирования ток генераторов тока посредством переключателей тока от интегрирующего конденсатора переключается на общую шину устройства, при этом заряд на конден- 20 саторе 7 запоминается. Так как выход устройства 10 используется для последовательного соединения интеграторов при преобразовании форма— код методом последовательного интег- 25 рирования, то буферный усилитель 9 должен не только обладать высоким входным сопротивлением, но и обеспечивать неискаженную передачу формы изменения напряжения на интегрирующем конденсаторе 7.

По окончании сигнала разрешения интегрирования Подается сигнал выборки на вход выборки и запоминания результата интегрирования 31. Напряже- 35 ние на выходе буферного усилителя 9 запоминается аналоговым блоком 16 памяти по окончании сигнала выборки.

После этого может быть подан сигнал начальной установки устройства по 40 входу 30, по которому через ключ 22, переходящий в открытое состояние, интегрирующий конденсатор 7 разряжается до уровня, соответствующего напряжению на выходе интегратора 21 обрат-45 ной связи. По окончании сигнала начальной установки устройства процесс интегрирования может быть повторен.

На выходе устройства 17 напряжение соответствует интегральному значению 50 сигнала с определенным масштабирующим коэффициентом, что позволяет нормировать выходной сигнал.

В элементе 18 сравнения производится дискретизация разности выходно- 55 го и опорного сигналов. Если в качестве элемента 18 сравнения используется не отдельный компаратор, а аналого-цифровой преобразователь, то с выхода 19 устройства может сниматься код, соответствующий интегральному значению сигнала.

При интегрировании сигнала реальным устройством интегрирующий конденсатор ? также заряжается начальной разностью токов генераторов

1< — 1<„и 2, — 2„тока и входным током буферного усилителя 9, В момент действия сигнала выборки интегрирующий конденсатор ? также продолжает заряжаться входным током буферного усилителя 9. При этом нестабильность коэффициента преобразования определяется в первую очередь нестабильность<а генераторов тока 1„ — 1<, и 2< — 2,, тока емкостью интегрирующего конденсатора 7, Для компенсации погрешностей преобразователя используются интеграторы 20,21 и 23 обратных связей, осуществляющие отрицательную обратную связь изменением соответственно коэффициента усиления с регулируемым коэффициентом передачи 15, уровня начального значения напряжения интегрирующего конденсатора 7, смещения уровня входного сигнала.

При выборе режима установки начального значения на интегрирующем конденсаторе 7 через второй ко<мутатор 26 к второму входу блока 18 сравнения подключается опорный сигнал, соответствующий нулевому значению входного сигнала.

При отсутствии сигнала разрешения интегрирования на соответствующих входах 5, — 5 и 6 „— 6<, снимается сигнал начальной установки на входе 30 устройства и подается сигнал вь<борки по входу 31, по окончании которого в аналоговом блоке 16 памяти запоминается значение напряжения, соответствующее начальному уровню напряжения на интегрирующем конденсаторе 7 с учетом входного тока и смещения буферного усилителя 9, которое далее сравнивается в элементе 18 сравнения с опорным сигналом, соответствующим нулевому значению входного сигнала. При этом результат сравнения учитывает также смещение аналогового блока 16 памяти и усилителя с регулируемым коэффициентом передачи 15.

По окончании сигнала выборки с учетом задержки, необходимой для ус1251125

ЗО

5О

55 тановления результата сравнения на выходе элемента 18 сравнения, на стробирующии вход устройства 32 подается сигнал, который через коммутатор 24 поступает на вход разрешения интегрирования только второго интегратора 21 обратной связи в соответствии с комбинацией управляющих сигналов на входе 25 задания режима работы устройства. 3а определенное количество циклов данного режима на выходе второго интегратора

2l обратной связи устанавливается напряжение, обеспечивающее разряд интегрирующего конденсатора 7 до уровня начального значения„. при котором на выходе элемента 18 сравнения устанавливается нулевой результат сравнения.

При выборе режима компенсации начальной разности токов генераторов

1 — 1> и 2 < — 2 > тока и тока буферного усилителя 2 через первый коммутатор 11 подключается источник эталонного сигнала, через второй комму-,-.àòîð 26 источник опорного сигнала, соответствующие нулевому значению входного сигнала, снимается сигнал начальной установки устройства по входу 30, подается сигнал разрешения .интегрирования на входы и

5 — 5 и 6 — 6 го окончании которого подается сигнал выборки на вход 31 устройства. Б момент окончания сигнала выборки в аналоговом блоке 16 памяти запоминается значение напряжения на интегрирующем конденсаторе 7, отличающееся от начального значения на величину интегрального значения разности токов генераторов — 1 и 2 1 — 2д тока и входного тока буферного усилителя 9, которое сравнивается в элементе 18 сравнения с опорным сигналом, соответствующим нулевому значению входного сигнала. По окончании сигнала выборки также с задержкой подается на вход 32 устройства сигнал, который в данном случае поступает через,цешифратор на вход разрешения интегрирования только третьего интегратора 23 обратной связи.

За определенное количество циклов данного режима на выходе третьего интегратора 23 обратной связи устанавливается напряжение„ компенсирующее разность токов генераторов

1 — 1„ и 21 — 2ц тока и входного тока буферного усилителя 9.

При выборе режима коррекции общего коэффициента преобразования через первый коммутатор ll подключается источник 13 эталонного сигнала, отличного от нулевого значения, через третий коммутатор 28 — источник сигнала регулирования выбранного коэффициента усиления, через второй коммутатор 26 — источник 27 опорного сигнала, соответствующего эталонному сигналу с заданным коэффициентом усиления. Далее производится также последовательность действий, как при интегрировании нулевого значения эталонного сигнала, но при этом сигнал, подаваемый на вход 32 устройства, проходит на вход разрешения интегрирования уже только первого интегратора 20 обратной связи, Сигнал на выходе элемента сравнения учитывает отличие общего коэффициента преобразования от ожидаемого. За определенное количество циклов на выходе первого интегратора 20 обратной связи устанавливается сигнал, изменяющий коэффициент усиления усилителя с регулируемым коэффициентом усиления 15 и компенсирующий нестабильность общего коэффициента преобразования.

Описанные режимы работы устройства в зависимости от применяемых эле- ментов и требуемой точности могут чередоваться с режимом интегрирования входного сигнала с различной час. тотой повторения.

Формула из об р ет ения

Интегрирующее устройство, содержащее две группы генераторов тока соответственно положительной и отрицательной полярностей, выходы которых через соответствующие переключатели тока подключены к одной из обкладок интегрирующего конденсатора и к входу буферного усилителя, выход которого является аналоговым инфор- мационным выходом устройства, и источник постоянного напряжения, выход которого подсоединен к другой обкладке интегрирующего конденсатора, управлякпцие входы переключателей тока являются соответствующими входами разрешения интегрирования устройства, отличающееся тем, 1251125 что, с целью повышения точности интегрирования, оно содержит первый, второй и третий интеграторы обрат— ной связи, первый, второй, третий и четвертый коммутаторы, элемент сравнения, группу источников эталонных сигналов, группу источников сигналов программирования коэффициента усиления, группу источников опорных сигналов, усилитель с регулируемым коэффициентом передачи, аналоговый блок памяти, ключ и суммирующий усилитель, выход которого соединен с управляющими входами всех генераторов тока, а первый и второй входы подключены соответственно к выходам первого коммутатора и третьего интегратора обратной связи, один из информационных входов первого коммутатора является аналоговым информационным входом устройства, а другие информационные входы первого коммутатора подсоединены к выходам соответствующих источников эталонных сигналов группы, выход второго коммутатора соединен с первым входом элемента сравнения, а его информационные входы подсоединены к выходам соответствующих источников опорных сигналов группы, управляющие входы ЗО плавной и дискретной регулировки коэффициента усиления усилителя с регулируемым коэффициентом передачи подключены соответственно к выходу первого интегратора обратной связи и к выходу третьего коммутатора, информационные входы которогс псдсоеди— иены к выходам соответствующих источников сигналов прсграмирования коэффициента усиления группы, информационный вход четвертого коммутатора является стробирующим входом устройства, а его три выхода подключены к входам разрешения интегрирования соответственно первого, второго итретьего интеграторов обратной связи, выход второго интегратора подключен через ключ, подсоединенный управляющим входом к входу начальной установки устройства, к входу буферного усилителя, выход которого соединен с информационным входом аналогового блока памяти, адресный вход аналогового блока памяти является управляющим входом выборки и запоминания результата интегрирования устройства, а его выход подключен к информационному входу усилителя с регулируемым коэффициентом передачи, выход которого является аналоговым информационным выходом считывания устройства и подключен к второму входу элемента сравнения, выход элемента сравнения соединен с информационными входами первого, второго и третьего интеграторов обратной связи и является дискретным информационным выходом устройства, управляющие входы всех коммутаторов объединены и являются цифровым входом задания режима работы устройства.

1251125

Составитель А.Маслов

Техред О.Сопко

Редактор К.Волощук

Корректор И.Муска

Заказ 4414/48 Тираж 671

ВННРНН Государственного комитета СССР по делам изобретений и открытиИ

113035, Москва, Ж-35, Раутпская наб., д.4!5

Подписное

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4