Устройство для приема измерительной информации

 

Изобретение относится к области телеизмерения и может быть использовано в системах сбора измерительной информации. Цель изобретения - повышение точности устройства. В устройстве используется новый структурный метод коррекции погрешности усиления , вносимой усилителем с программируемым коэффициентом усиления данного устройства. Существенной особенностью устройства является отсутствие в нем сложного эталонного цифроаналогового преобразователя. 1 3.п. ф-лы, 4 ил. S (Л с: ел Од 00 со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (su 4 С 08 С 19/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ « 3

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗМЕРИТЕЛЬНОЙ ИНФОРМАЦИИ (57) Изобретение относится к области телеизмерения и может быть использовано в системах сбора измерительной информации. Цель изобретения— повышение точности устройства. В устройстве используется новый структурНый метод коррекции погрешности усиления, вносимой усилителем с программируемым коэффициентом усиления данного устройства. Существенной особенностью устройства является отсутствие в нем сложного эталонного цифроаналогового преобразователя.

1 з.п. ф-лы, 4 ил. (21) 3869034/24-24 (22) 13.03.85 (46) 15.09.86. Бюл. ¹- 34 (7 1) Ордена Ленина институт проблем управления(автоматики и телемеханики) (72) Н.В.Дмитриев и Т.А.Мустафин (53) 621.398 (088.8) (56) Артвик Б.А. Сопряжение микроЭВМ с внешними устройствами. М.: Наука, 1983, с. 242 °

Авторское свидетельство СССР № 1049952, кл. G 08 С 19/28, 1983.

ÄÄSUÄÄ 1257689 А1

ll 1257

Изобретение относится к телеизме-,. рению и может быть использовано в системах сбора измерительной информации.

Цель изобретения — повышение точности устройства.

На фиг.1 изображена структурная схема устройства для приема измерительной информации; на фиг.2 — функциональная схема блока управления; на фиг.3 — функциональная схема формирователя сигналов; на фиг.4 — функциональная схема блока памяти.

Устройство содержит коммутатор 1, усилитель 2 с программируемым коэф- 1S фициентом усиления, аналого-цифровой преобразователь (АЦП) 3, блок 4 управления, шифратор 5, регистр 6, счетчик 7, формирователь 8 сигналов, регистр 9, блок 10 сравнения, эле- 20 .менты И 11-13, регистр 14, сумматор 15, дешифратор 16, блок 17 памяти, блок 18 сумматоров.

Блок 4 управления содержит триггер 19, элемент ИЛИ 20, элементы

И 21-26, элемент 27 задержки, формирователь 28 импульса, элемент ИЛИ.29, триггер 30, элемент 31 задержки, формирователь 32 импульсов, элементы 33 и 34 задержки, триггеры 35 и 36, формирователь 37 импульсов, элемент 38 задержки, формирователь 39 импульсов, элемент 40 задержки, триггеры 41 и 42, элемент И 43. Формирователь 8 сигналов содержит блок 44 памяти, счетчик 45, цифроаналоговый преобразователь (ПАП) 46, элемент

ИЛИ 47, элементы 48 -51 задержки.

Блок 17 памяти содержит регистры

52< ., .52, элементы И 53,...,53, 40 элемент И 54 и дешифратор 55,.

Устройство работает следующим образом.

В режиме "Настройка на пятом

1В 45 входе блока 4 управления (фиг. 2) присутствует напряжение логического нуля. Это напряжение с выхода блока 4 управления поступает на третий вход коммутатора 1 и подключает выход формирователя 8 сигналов к информационному входу усилителя 2„ Сигнал

"Пуск" поступает на шестой вход блока 4, устанавливает триггер 19 в "1".

Сигнал "Пуск" с первого выхода блока 4 поступает на входы регистры 6 и счетчика 7, устанавливая их в нулевое состояние.

689 з

Сигнал "Пуск" через элемент ИЛИ 20 и открытый сигналом "Настройка" элемент И 21 с выхода бпока 4 поступает на вход считывания формирователя 8, на входы адреса которого поступает нулевое значение со счетчика 7, откуда считывается код начальной установки для коэффициента усиления, задаваемого счетчиком 7.

По сигналу с выхода элемента И 21 код поступает в счетчик 45, куда записывается с приходом этого же сигнала "Пуск", задержанного относительно считывания из блока 22 в элементе 48, этот же сигнал с задержкой в элементе 49 на время записи счетчика 45 через элемент ИЛИ 47 запускает ЦАП 46 и с задержкой на время установления выходного сигнала в

ЦАП 46 запускает АЦП 3, т.е. сигнал

"Пуск" с выхода элемента 50 формирователя 8 сигналов поступает через элемент ИЛИ 29 на второй вход запуска АЦП 3, который преобразует выход ной сигнал ЦАП 46.

Сигнал "Конец преобразования" с выхода АЦП 3 поступает на четвертый вход блока 4 и через элемент И 24 устанавливает триггер 30 в "1", сигнал с выхода которого поступает на вход считывания с регистра 9 с задержкой в элементах 31 и 32. На время считывания из регистра 9 триггер 30 устанавливается в "0".

С выхода регистра 9 код, постоянно записанный в этом регистре, поступает на блок 10 сравнения, где ,сравнивается с кодом преобразованного сигнала с выхода АЦП 3 °

С задержкой в элементе 33 на время считывания и сравнения сигнал

"Конец преобразования" с выхода элемента 33 открывает элементы И 11 и 12, на которые поступают соответственно сигналы равенства и неравенства с выхоца блока 10 сравнения.

При неравенстве кодов сигнал с выхода элемента И 12 поступает на вход счетчика 45 и увеличивает значение его содержимого на "1" и с задержкой на время установки счетчика 45 этот же сигнал запускает через элемент ИЛИ 47 ЦАП 46, а затем через элемент 50 и элемент ИЛИ 29 запускает АЦП 3, который измеряет уже увеличенный сигнал с выхода ЦАП 46 и т.д., пока не получим равенство. (Начальная установка кода для каждого з 1257 коэффициента усиления программируемого усилителя 2 подбирается так, чтобы значение выходного сигнала соответствовало коду на выходе АЦП 3 или было бы меньше, поэтому мы каждый раз либо увеличиваем содержимое счетчика 45, либо не увеличиваем).

При равенстве кодов сигнал "Конец преобразования" с выхода элемента

И 11 поступает на второй вход счет- 10 чика 7 и устанавливает его в следующее состояние и с задержкой через элемент И 25 и элемент ИЛИ 29 запускает АЦП 3, а также устанавливает, в " 1" триггер 19. Сигнал "Конец пре- 15 образования" с АЦП поступает в регистр 14 и считывает идеальный код п-1

-5 преобразованного сигнала Л =;. ?

Kop N +1 поступает в сумматор 15, где из него вычитается реальный код

N. преобразованного сигнала с вы I ф1 хода АЦП 3, На выходе сумматора 15 получаем код абсолютной погрешности

25 в конце (i+1)-й шкалы преобразования

М-1 М;, = 2 -М;,, Код ЬМ;11 постуj=1 пает в код 17 памяти, на третий вход которого поступает сигнал "1" с выхода триггера 35. Код погрешности М, 30 со сдвигом записывается в i п ячеек блока 17 памяти (где n — разрядность

АЦП). Таким образом, получаем коды, соответствующие разрядным значениям мультипликативной погрешности на 35

i-м диапазоне преобразования.

Сигнал 1" с выхода триггера 35 с задержкой в формирователе 39 импульсов и элементе 40 на время считывания, вычисления и записи поступа-40 ет на второй вход триггера 35 и второй вход элемента.И 13, на первый вход которого поступает сигнал с выхода дешифратора 16, При наличии кода последнего порядка режим "Настрой-45 ка" заканчивается и нового запуска не происходит.

Режим "Настройка" осуществляется периодически в зависимости от скорос- 50 ти изменения состояния окружающей среды, в общем случае не менее, чем через 10 измерений, В режиме "Работа", задаваемом блоку 4 по сигналу "Пуск", устанавливаются в "0" регистр 6, счетчик 7, триггеры 19, 41 и 42 и через открытый элемент И 23 с задержкой в элементе 38

689 на время начальной установки коэффициента усиления через элемент ИЛИ 29 сигнал поступает на второй вход

АЦП 3.

Через время преобразования сигнал

"Конец преобразования" через элемент

И 22 устанавливает триггер 41 в "1".

По сигналу с триггера 41 код преобразованного сигнала через шифратор 5 записывается в регистр 6. С задержкой в формирователе 37 импульсов и элементе 34 на время шифрования, записи кода порядка и время установления уеилителя 2 с программируемым коэффициентом усиления импульс запуска вновь поступает на второй вход

АЦП 3.

По окончании преобразования сигнал

"Конец преобразования" через элемент

И 23, открытый единичным сигналом с триггера 41, устанавливает триггер 36 в "1", сигнал с выхода которого поступает на пятый вход (считывания) блока 17 памяти, на первый вход (адреса) которого поступают код преобразованного сигнала (Мантисса) и

N„; = .С2 к;, где К) — значение (1=1

j-ro разряда (О или 1) с выхода

АЦП 3 и код порядка i с выхода регистра 6. В результате с приходом сигнала с триггера 41 открываются элементы И 53 того разряда, значение которого "l" (aj = 1). Сигналы с выходов элементов И 53 открывают соответствующие ячейки блока 17 памяти, в которых записаны коды погрешности

6М, соответствующего j-го разряда.

Эти коды поступают в блок 18 сумматоров, где они суммируются AN; и

=, A N; a (i — номер диапазона, поJ рядок) и вычитаются из кода преобразованного сигнала N>.. В результате

1 на выходе блока 18 сумматоров получим точный код, равный К =И .-ьМ

С задержкой в элементе 27 и формирователе 28 импульсов на время коррекции триггер 36 обнуляется импульсом с выхода формирователя. Этот же сигнал устанавливает триггер 42 в

"1". Сигнал с выхода этого триггера является сигналом "Готовность данных"

Преобразователь готов к приему следующего сигнала.

5 1257689 б

Ф о р м у л а и з о б р е т е н и я шестой выход блока управления соеди1. Устройство для приема измерительной информации, содержащее коммутатор, первый вход которого является первым входом устройства, аналого-цифровой преобразователь, счетчик, первый, второй и третий элементы И, блок памяти, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности, в него введены первый, второй и третий регистры, формирователь сигналов, шифратор, дешифратор, сумматор, блок управления, блок сумматоров и усилитель с программируемым коэффициентом усиления, выход коммутатора соединен с информационным входом усилителя с программируемым коэффициентом усиления, выход которого подключен к первому входу аналого-цифрового преобразователя, первый выход которого соединен с первыми входами блока сравнения, сумматора, блока памяти, блока сумматоров и с входом шифратора, выход которого подключен к первому входу первого регистра, выход которого соединен с управляющим входом усилителя с программируемым коэффициентом усиления и является первым выходом устройства, первый выход блока управления подключен к второму входу первого регистФ ра, первому входу счетчика, выход которого соединен с первыми входами второго регистра и формирователя сиг налов, с вторым входом блока памяти и с входом дешифратора,, выход которого подключен к первому входу первого элемента И, выход которого соединен с первым входом блока управления, второй выход которого Соединен с первыми входами второго и третьего элементов И, выход последнего из которых подключен к вторым входам счетчика и блока управления, третий вы ход которого через третий регистр соединен с вторым входом блока сравнения, первый и второй выходы котоI рого подключены к вторым входам соответственно третьего и второго эле,ментов И, выход последнего из которых соединен с вторым входом формирователя сигналов, первый выход которого подключен к второму входу коммутатора, с третьим входом которого соединен четвертый выход блока управления, пятый выход которого подключен к третьему входу первого регистра, 10

25

55 нен с третьим входом формирователя сигналов, второй выход которого подключен к третьему входу блока управления, седьмой выход которого соединен с третьим входом блока памяти и с вторым входом второго регистра, выход которого подключен к второму входу сумматора, выход которого соединен с четвертым входом блока памяти, выходы которого подключены к вторым входам блока сумматоров, выход которого является вторым выходом устройства, восьмой выход блока управления соединен с вторым входом аналого-цифрового преобразователя, второй выход которого подключен к четвертому входу блока управления, девятый и десятый выходы которого соединены соответственно с пятым входом блока памяти и с третьим входом блока сумматоров, одиннадцатый.выход блока управления подключен к второму входу первого элемента И, пятый и шестой входы блока управления являются соответственно вторым и третьим входами устройства, 2, Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит первый, второй, третий, четвертый, пятый, шестой и седьмой элементы И, первый, второй, тре-" тий, четвертый, пятый и шестой элементы задержки, первый и второй элементы ИЛИ, первый, второй, третий и четвертый формирователи импульсов, первый, второй, третий, четвертый, пятый и шестой триггеры, первый вход блока управления соединен с первым входом первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, выход которого является шестым выходом блока управления, второй вход блока управления соединен с первым входом второго элемента И, выход которого подключен к первым входам второго элемента ИЛИ и первого триггера, выход которого соединен с первым входом третьего элемента И, выход которого подключен к первому входу второго триггера, выход которого является седьмым выходом блока управления и через последовательно соединенные первые формирователь импульсов и элемент задержки подключен к одиннадцатому выходу блока управления и к второму входу второго триггера, третий вход блока

7 1 . i/ управления соединен с вторым входом второго элемента ИЛИ, выход которого является восьмым выходом блока управления, четвертый вход блока управления соединен с вторым входом

5 третьего элемента И и первыми входа— ми четвертого, пятого и шестого элементов И, выход последнего из которых подключен к первому входу третьего триггера и к входу второго эле- 0 .мента задержки, выход которого является вторым выходом блока управления, выход третьего триггера соединен с третьим выходом блока управления и через последовательно соединенные третий элемент задержки и второй формирователь импульсов подключен к второму входу третьего триггера, выход четвертого элемента И соединен с первым входом четвертого триггера, 20 выход которого через последовательно соединенные третий формирователь импульсов и четвертый элемент saдержки подключен к третьему входу второго элемента ИЛИ,выход четверто- 25 го триггера является пятым выходом

h89 Я блока управления и соединен с вторым входом пятого элемента И, выход которого подключен к первому входу пятого триггера, выход которого является девятым выходом блока управления и подключен через последовательно соединенные пятый элемент saдержки и четвертый формирователь импульсов к второму входу пятого триггера и к первому входу шестого триггера, выход которого является десятым выходом блока управления, пятый выход блока управления соединен с вторыми входами четвертого, первого и шестого элементов И, с.четвертым выходом блока управления и с первым входом седьмого элемента И, выход которого через шестой элемент задержки подключен к четвертому входу второго элемента ИЛИ, шестой вход блока управления соединен с вторыми входами первого, четвертого и шестого триггеров, с вторыми входами первого элемента ИЛИ, седьмого элемента

И и с первым выходом блока управления.

i257689 фиг 4Составитель М,Артамонов I екред Л.Олейник

Корректор С.йекмар

Редактор I..Êoï÷à

Пакав 4962/50 Тираж 515

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Пр-изводственно-полиграфическое предприятие, . p. г.ужго од ул. Проектная, 4