Устройство регулируемой задержки импульсов

 

Изобретение может быть использовано для формирования и регулируемой задержки импульсов. Цель изобретения - расширение области применения. Достигается она путем расширения диапазона регулируемых задержек в сторону малых задержек и уменьшения длительности фронта выходного сигнала . Для этого в устройство дополнительно введен компаратор 4. Устройство также содержит логический элемент I ЭСЛ-типа логики, вход которого является входом 2 устройства, первый вход 3 компаратора 4, выход которого является выходом 5 устройства, резисторы 9, 10 и П, второй вход 7 компаратора 4, конденсатор 8, тину I2 источника напряжения смещения. Величина регулируемой задержки может плавно изменяться путем изменения величин резисторов 9 и I1 или величины напряжения смещения. 2 ил. 1.

СО!ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 Н 03 К 5 13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3829386/24-21 (22) 25.12.84 (46) 07.10.86. Вюл. !! 37 (72) В.С.Нестеренко и А.Н.Миронов (53) 621 . 374 (088. 8} (56) Авторское свидетельство СССР

N - 1046924, кл. Н 03 К 5/13, 25.12.81.

Мелешко Е.А. Интегральные схемы в наносекундной ядерной электронике.

М;: Атомиздат, 1977, с. 63. (54) УСТРОЙСТВО РЕГУЛИРУЕМОЙ ЗАДЕРЖКИ ИМПУЛЬСОВ (57) Изобретение может быть использовано для формирования и регулируемой задержки импульсов. Цель изобретения — расширение области применения.

Достигается она путем расширения диапазона регулируемых задержек в сторону малых задержек и уменьшения длительности фронта выходного сигнала. Для этого в устройство дополнительно введен компаратор 4. Устройство также содержит логический элемент ЭСЛ-типа логики, вход которого является входом 2 устройства, первый вход 3 компаратора 4,выход которого является выходом 5 устройства, резисторы 9, 10 и 11, второй вход 7 . компаратора 4, конденсатор 8, шину

12 источника напряжения смещения. Величина регулируемой задержки может плавно изменяться путем изменения величин резисторов 9 и 11 или величины напряжения смещения. 2 ил.

R и

1 ь R +R б 1О где U„ — перепад напряжений между уровнями логического "0" и логической "1 ;

R иК, — величины сопротивлений резисторов 6 и 10 соответственно.

Одновременно в точке 3 за счет перераспределения тока смещения че50

Ф !2627

Изобретение относится к импульсной технике и может быть использовано для регулируемой задержки и формирования импульсов.

Целью изобретения является расширение области применения за счет расширения диапазона реализуемых задержек и уменьшения длительности фронта выходного сигнала °

На фиг .1 представлена функциональ- 1О ная схема устройства; на фиг.2 — временные диаграммы, поясняющие .его работу.

Устройство регулируемой задержки импульсов содержит логический эле- 15 мент 1 ЭСЛ вЂ ти логики, вход которого является входом 2 устройства, а первый выход соединен с первым входом 3 компаратора 4, выход которого является выходом 5 устройства, 2О и через резистор 6 соединен с вторым входом 7 компаратора 4, конденсатор

8, подключенный одним выводом к первому входу 3 компаратора 4 и к резистору 9, резистор 10, включенный меж- 25 ду вторым выходом логического элемен1 та 1 и вторым входом 7 компаратора 4, резистор 11, включенный между вторым выводом конденсатора 8 и общей шиной, второй вывод резистора 9 под- зр ключен к шине 12 источника напряжения смещения.

Устройство регулируемой задержки импульсов работает следующим образом.

В исходном состоянии на входе устройства присутствует уровень логического "0", тогда в тачках 5 и 7 будет уровень логического "0", а в точке 3 — уровень логической "1" (фиг.2).

При поступлении входного сигнала (момент времени t ) напряжение на входе 2 устройства равно уровню логической "1" . Через время, равное собственной задержке элемента l, в точке 7 возникает положительный скачок напряжения, равный по величине:

07 ре 3 ре зис:тар 9 Bc),никас т атрида тс льНмй СКаЧаК НСИ1РЯжЕНИЯ, Раявшй Па ВЕличине

11 =U

К +R

9 П где R u R — величины сопротивлеЯ 11 ний резисторов 9 и 1 .

Начийается перезаряд конденсатора 8 током смещения;

Через время t напряжение в точ3 ке 3 становится равным напряжению в точке 7 и компаратор переключается, причем за счет положительной обратной связи через резистор 6, процесс переключения косит лавинообразный характер. Напряжение в тачке 7 скачкообразно достигает уровня логической

1, а на выходе устройства появляется сформированный передний фронт задержанного импульса.

Величину задержки t. можно плав но изменять, путем изменения величин резисторов. 9 и ll или величины напряжения смещения. При выполнении соотношения U + U >, U aa счет измене1 2 з ния величин резисторов 6, 9, 10 и 11 время „равно нулю, а минимальная реализуемая устройством задержка равна сумме собственных задержек логического элемента 1 и компаратора 4 при неизменной емкости конденсатора 8.

По окончании входного сигнала (момент времени t на фиг.2) напряже1 ние на входе 2 устройства становится равным уровню логического "0

Тогда в точке 7 происходит отрицательный перепад напряжения, равный

U,, а в точке 3 — положительный пере. пад, равный U . Одновременно начинается перезаряд конденсатора 8 через выход логического элемента

Как только напряжения в.тачках 3 и 7 сравняются, компаратор лавинообразно переключается в исходное состояние.

Формул аизобретения устройство регулируемой задержки импульсов, содержащее логический эле— мент, вход которого является входом устройства, а выход соединен с одним выводам конденсатора и через ре зистор — с ис гочником напряжения смещения, отличающееся тем, что, с целью расширения области применения за счет расширения диапазона реалиэуемьгх задержек в сторону малых задержек, в него введен ком1262707

Составителль А.Титов

Техред Л.Олейник

Корректор А.Зимокосов

Редактор А.Шандор

Заказ 5445/57 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д.4/5

Производственно — полиграфическое предприятие, г.ужгород, ул. Проектная, 4 паратор, один вход которого соединен с выходом логического элемента, а выход является выходом устройства, причем между вторым выходом логического элемента и вторым входом компаратора включен второй резистор, между вторым входом компаратора и его выходом — третий резистор, а между вторым выводом конденсатора и общей шиной — четвертый резистор.