Имитатор дискретного канала связи

 

Изобретение относится к вычислительной технике и может быть применено для статистического моделирования систем передачи дискретных сообщений, использующих демодуляторы с многоуровневым квантованием выходных сигналов. Цель изобретения - расширение функциональных возможностей имитатора дискретного канала связи за счет реализации многоуровневого квантования выходных сигналов. Цель достигается введени§ ем в устройство датчиков случайных чисел, блоков промежуточной памяти, (Л блоков выходной памяти, элементов И-HE сумматоров по модулю два. 1 ил, 1 табл.

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 15/20

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬГПФ (21) 3835957/24-24 (22) 03,01,85 (46) 23.10.86. Вюл. В 39 (» ) Ленинградский ордена Ленина электротехнический институт им. В.И.Ульянова (Ленина) (72) Л,А.Афанасьев, В.В.Ефимов, В.И.Сиротинки и IO.А.Станкевич (53) 681.333(088.8) (56) Авторское свидетельство СССР

11- 842827, кл. G 06 F )5/20, 1979, Авторское свидетельство СССР

У 807312, кл. G 06 F 15/20, 1978.

„.80 1265?92 А 1 (54) ИИИТАТОР ДИСКРЕТНОГО КАНАЛА

СВЯЗИ (57) Изобретение относится к вычислительной технике и может быть применено для статистического моделирования систем передачи дискретных сообщений, использующих демодуляторы с многоуровневым квантованием выходных сигналов. Цель изобретения — расширение функциональных воэможностей имитатора дискретного канала связи эа счет реализации многоуровневого квантования выходных сигналов. Цель достигается введением в устройство датчиков случайных Pg чисел, блоков промежуточной памяти, блоков выходной памяти, элементов

И-HE сумматоров по модулю два. 1 ил, ам

1 табл, 12657

Изобретение относится к вычислительной технике и может быть применено для статистического моделирования систем передачи дискретных сообщений, использующих демодулято- 5 ры с многоуровневым квантованием выходных сигналов.

Цель изобретения — расширение функциональных возможностей имитатора дискретного канала связи за счет 10 реализации многоуровневого квантования выходных сигналов, На чертеже приведена функциональная схема имитатора.

Имитатор содержит четыре датчика 1-4 случайных чисел, три блока

5-7 промежуточной памяти, четыре блока 8-11 выходной памяти, пять элементов И-НЕ 12-16, элемент И 17 и трн сумматора )8-20 по модулю два.

Имитатор работает следующим образом.

Предварительно в каждую ячейку блоков 5-11 промежуточной и выходной памяти записываются "0" или "!", 25 причем количество нулей и единиц в каждом из блоков памяти задается ап-. риорно в зависимости от принятого закона распределения шума в имитируемом дискретном канале связи, Объ- 30 ем памяти каждого из блоков 5-11 составляет 2" бит. Блок памяти является выбранным, если íà его вход выборки подан нулевой потенциал.

Таким образом, поскольку входы З5 выборки блоков 5-7 промежуточной памяти соединены с общей шиной нулевого потенциала, этн блоки оказываются выбранными постоянно.

Подаваемые на тактовый вход ими- 40 татора тактовые импульсы информационного сигнала поступают на входы всех датчиков 1-4 случайных чисел, которые в соответствии с частотой тактов независимо друг от друга гене- 45 рируют случайные числа, равномерно распределенные в интервале от

0 до {2 -1). С выходов датчиков 1-4 н случайные числа по N-разрядным ши. нам поступают на адресные входы со- 50 ответствующих блоков 5-11 памяти.

Случайное число, поступающее на адресный вход блока памяти, определяет адрес одной из 2 ячеек блока

N памяти. 55

Если блок памяти оказывается выбранным, то записанный в данной ячейке бит ("0" или "!") снимается

92 2 с прямого выхода блока памяти, а с

его инверсного выхода снимается ин-, вертированный бит ("!" или "0").

С выходов блоков 5-7 промежуточной памяти случайная комбинация нулей и единиц через элементы И-НЕ 1214 поступает на входы выборки соответствующих блоков 8-11 выходной памяти. Если с инверсного выхода блока 5 промежуточной памяти снимается н ss

0, то на вход выборки блока 8 выходной памяти и на первые входы всех элементов И-НЕ подается сигнал низкого (нулевого) уровня. В этом случае с выходов элементов И-НЕ,1214 снимается сигнал высокого уровня, который подается соответственно на входы выборки блоков 9-11 выходной памяти.

Таким образом, выбранным оказывается только блок 8 выходной памяти. Если с;инверсного выхода блока

5 промежуточной памяти снимается . и и

1, то блок 8 выходной памяти является невыбранным.

Если одновременно с прямого выхода блока 6 промежуточной памяти снимается "1", то с выхода элемента И-НЕ 12 снимается "0", который поступает на вход выборки блока 9 промежуточной памяти. Сигнал нулевого уровня с инверсного выхода блока 6 промежуточной памяти поступает на вторые входы элементов И-НК

13 и 14, с выходов которых в этом случае снимается "1", и сигнал высокого уровня поступает на входы выборки блоков 10 и 11 выходной памяти. В этом случае оказывается выбранным только блок 9 выходной памя- . ти.

Полная информация о выборе блока выходной памяти в зависимости от комбинации нулей и единиц на выходах блоков промежуточной памяти представлена в таблице истинности, причем в каждый момент времени oràýûвается выбранным только один из бло- ков 8-11 выходной памяти.

С выхода выбранного блока выходной памяти бит "0" или "1", записанный в той ячейке памяти этого блока, адрес которой определяется случайным числом, поступающим с выхода датчика 1 случайных чисел на адресный вход выбранного блока выходной памяти, поступает на один из входов элемента И 17>. на остальные входы

О(2)

% 6 (1

О(0)

Р Р Р

Р = ю

P =

Вероятность P определяется со3 отношением числа нулей и единиц, записанных в j-м блоке памяти: где К вЂ” число нулей в j-м блоке па1 мяти, Отсюда необходимое число нулей в j-м блоке памяти может быть определено по формуле к -(г" гД, где символ (...) означает округление до ближайшего целого числа, Следовательно, если по приведенной методике рассчитать необходимое число нулей в каждом блоке памяти и соответственно эти блоки заполнить, то при нулевом информационном сигнале на выходе имитатора формируются трехбитовые числа от О до 7 с вероятностями, близкими к задан« ным 0(1). Погрешность воспроизведения вероятностей 0(i) обусловливается округлением К до ближайшего целоJ го числа, причем увеличение N эта погрешность может быть сделана сколь угодно малой.

25 формула изобретения

3 126579 которого с выходов невыбранных блоков выходной памяти поступают биты

"1". Таким образом, на каждом такте с выхода элемента И 17 на второй вход сумматора 18 поступает бит "О" или "1", представляющий собой младший (нулевой) разряд цифрового шума.

Сумматор 18 осуществляет сложение по модулю два информационного сигнала ("0" или "1"), поступающего на первый вход сумматора, с битом "0" или

"1" нулевого разряда шума, поступающим с выхода элемента И 17 на второй вход сумматора 18.

Аналогично работают сумматоры 19 <5 и 20, осуществляющие сложение по модулю два информационного сигнала с битами первого и второго разрядов шума соответственно.

С выходов сумматоров 18-20 на 20 каждом такте снимается трехбитовая комбинация, определяющая число О до 7, соответствующее одному из восьми уровней квантования сигнала на выходе демодулятора.

Имитатор должен формировать на выходе трехбитовые числа i=0,7 с определенными вероятностями 0(i).

Пусть эти вероятности заданы в соответствии с характеристиками сигна- 30 ла и шума в канале связи.

Исходя из таблицы истинности, вероятности 0„(i) могут быть выражены через вероятности Р1 появления бита "0" на прямом выходе j-ro блока памяти:

0(О) =Р, Рб Р,, Р„; .

q(1)=Рб Р6 Р (1-P«);

0(2}=Р Р - (1-P ) ° Р

0(3) Р Р (1 Р7 ) (1 Ро)

Q(4) =Р (1-P } Р

0(5)=Р (1-Р ) (1-Р );

0(Ь) - (1 -Р,), Р„

0(7)=(1-Р ) ° (1-Р ), Отсюда нетрудно получить выражения для P> ..

Р =1 "Q!6)-Q(7);

Я 4}+0151 . б 6

p =.ь

0 6) в 1-Р

0 (4)

p «

Р (1-Р } б

Имитатор дискретного канала связи, содержащий первый датчик случай40 ных чисел, первый блок промежуточной памяти, элемент И и первый сумматор по модулю два, первый вход которого является информационным входом имитатора, а выход — выходом нулевого

45 разряда имитатора, о т л и ч а юшийся тем, что, с целью расширения функциональных воэможностей имитатора за счет реализации многоуровневого квантования выходных сиг50 налов, он дополнительно содержит второй, третий и четвертый датчики случайных чисел, второй и третий блоки промежуточной памяти, четыре блока выходной памяти, пять элементов -HE

55 и второй и третий сумматоры по модулю два, первые входы которых объединены с информационным входом имитатора, входы всех датчиков случайных

Номер выбран ного блока выходной памяти

ыходная шина(при нуевой входной информа» ции) Состояние выбранного бло ка .выходной памяти

Состояние прямого выхода блока промежуточной памяти

Блок 5 Блок 6 Блок 7

-й 1-й О-й азряд разряд разряд

Х

P р и м е ч а н и е: Х вЂ” произвольное состояние.

5 чисел объединены и являются тактовым входом имитатора, входы выборки блоков промежуточной памяти соединены с шиной нулевого потснциала, адресные входы блоков выходной памяти соединены с выходом первого датчика случайных чисел, адресные входы первого, второго и третьего блоков промежуточной памяти соединены соответственно с выходами второго, третьего и четвертого датчиков случайных чисел, инверсный выход первого блока промежуточной памяти соединен с первыми входами элементов И-HE и с входом выборки первого блока выходной памяти, прямой выход второго блока промежуточной памяти подключен к второму входу первого элемента И-НЕ, выход .которого соединен с входом выборки второго блока промежуточной памяти, инверсный выход второго блока промежуточной памяти соединен с вторы 6579Ё Ь ми входами второго, третьего и пя-того элементов И-НЕ, прямой выход третьего блока промежуточной памяти подключен к третьему входу второго элемента И-НЕ, выход которого соединен с входом выборки третьего блока выходной памяти и с вторым входом четвертого элемента И-HE инверсный выход третьего блока проfO межуточной памяти соединен с третьим входом третьего элемента И-НЕ, выход которого подключен к входу вы. борки четвертого блока выходной памяти, выходы блоков выходной памятиИ соединены с соответствующими входами элемента И, выходы элемента И и четвертого и пятого элементов И-НЕ соединены соответственно с вторыми входами всех сумматоров по модулю

20 два, а выходы второго и третьего сумматоров по модулю два являются выходами первого и второго разрядов имитатора соответственно, 1265792

Составитель В.Фукалов

Редактор И.Николайчук Техред А.Кравчук Корректор А,Обручар

Заказ 5667/48 . Тирах 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113()35, Москва,.Ж-35, Рауйская маб., д, 4/5

Производственно-полиграфическое предприятие,,г, Ухгород, ул, Проектная, 4