Устройство управления для доменной памяти

 

Изобретение относится к вычислительной технике, в частности к устройствам управления для памяти, и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах (ЦМД) для обхода дефектных и .избыточных информационных регистров при параллельной работе нескольких накопителей с ЦМД при записи и считьшании данных. Целью изобретения является повышение быстродействия устройства путем coicpa-. щения времени формирования слова в выходном регистре числа при совмещении работы нескольких накопителей с ЦМД с различным расположением дефектных регистров. Устройство содержит формирователи записи и формирователи вращающегося магнитного поля, выходами подключаемые к входам микросборок с ЦМД, выходы которых соединены с входами усилителей считьшания , входной регистр числа, блок полупостоянной памяти, регистры позиционного кода, триггеры, регистры числа, группы элементов И, группу элементов ИЛИ, элемент НЕ, группу элементов НЕ, выходной регистр числа . Изобретения позволяет повысить быстродействие устройства за счет сокращения времени формирования слова .1аИВ ЕГ %гаа в выходном регистре числа при синхронных запуске и останове формирователей вращающегося магнитного поля и маскировании одинакового количества регистров во всех параллельно работающих микросборках с ЦМД. При этом Ю в каждой из параллельно работающих Од микросборок с ЦМД хранятся одноимен01 ные разряды всех слов. 1 ил. СХ) СП 0

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН ае а» (Зу 4 G Il С 11/14

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3774578/24-24 (22) 20.07.84 (46) 23.10.86. Бюл. N- 39 (71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт (72) И.В.Огнев и В.В.Топорков (53) 681.327.66(088.8) (56) Патент США II 4225941, кл. 364-900, опублик. 1980. !

Авторское свидетельство СССР

У 1056267, кл, G 11 С 11/14, 1983. (54) УСТРОЙСТВО УПРАВЛЕНИЯ ДЛЯ ДОМЕННОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике, в частности кустройствам управления для памяти, и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах (ЦМД ) для обхода дефектных и .избыточных информацион.ных регистров при параллельной рабо- те нескольких накопителей с ЦМД при записи и считывании данных. Целью изобретения является повышение быст,родействия устройства путем сокращения времени формирования слова в выходном регистре числа при совмещен нии работы нескольких накопителей с

ЦМД с различным расположением дефектных регистров. Устройство содержит формирователи записи и формирователи вращающегося магнитного поля, выходами подключаемые к входам микросборок с ЦМД, выходы которых соединены с входами усилителей считывания, входной регистр числа, блок полупостоянной памяти, регистры позиционного кода, триггеры, регистры числа, группы элементов И, группу элементов ИЛИ, элемент НЕ, группу р элементов НЕ, выходной регистр чис- Я ла. Изобретения позволяет повысить быстродействие устройства за счет со- М кранения времени формирования слова (" в выходном регистре числа при синхронных запуске и останове формирова- Я телей вращающегося магнитного поля и маскировании одинакового количества регистров во всех параллельно работающих микросборках с ЦМД. При этом в каждой из параллельно работающих микросборок с ЦМД хранятся одноименные разряды всех слов. 1 ил.

1265856

5 !

0 !

40

Изобретение относится к вычислительной технике, в частности к устройствам унравления для памяти, и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах (ЦМД) для обхода дефектных и избыточных информационных регистров при параллельной работе нескольких накопителей с ЦМД при записи и считывании данных.

Целью изобретения является повышение быстродействия устройства путем сокращения времени формироВания .слова в выходном регистре числа при совмещении работы нескольких накопителей с Ц1Щ с различным расположением дефектных регистров.

На чертеже представлена функциональная схема устройства управления для доменной памяти.

Устройство управления для доменной памяти содержит формирователи 1 записи и формирователи 2 вращающегося магнитного ноля, выходы которых подключаются ко входам микросборок

3 с ЦМД, выходы которых соединены с входами усилителей ч считывания, входной регистр 5 числа, блок 6 полупостоянной памяти, регистры 7 позиционного кода, триггеры 8, регистры 9 числа, первую группу элементов

И 10, вторую группу элементов И 11, третью группу элементов И !2, четвертую группу элементов И !3 пятую группу элементов И 1ч, группу элементов ИЛИ 15, элемент НЕ 16, группу элементов НЕ 17, выходной регистр

18 числа.

Показаны также кодовая шина 19

"Запись", кодовая шина 20 "Считывание", кодовая шина 21 такта, кодовая шина 22 "Прием", кодовая шина 23

"Выдача", .кодовая шина 2ч установки glott

Показаны также (1,2,...,k+ !)-разряды регистров 7 позиционного кода, где k - -число маскируемых дефектных и избыточных регистров в каждом из накопителей 3 с ЦМД, причем (1) младший, (k+1)-старший разряды; (1. ..N)-разряды регистров 9 числа, где (1) — младший, (N) - старший разряды, причем количество используемых регистров в каждом из накопителей с ЦМД равно (N-1) .

Устройство работает следующим q6разом.

Осуществляется прием М-разрядного числа во входной регистр 5 числа из других функциональных блоков 3ВМ при наличии разрешающего потенциала на кодовой шине 22 "Прием", запись числа в микросборки 3 с ЦМД, считывание

M-разрядных чисел из накопителя и выдача их в выходной регистр 18 числа при наличии разрешающего потенциала на кодовой шине 23 "Выдача", из регистра 18 число может поступать в другие функциональные блоки ЗВМ.

На кодовую шину 21 такта поступают синхроимпульсы с частотой продвижения ЦМД в накопителе (частотой вращающегося магнитного поля).

При установке разрешающего потенциала (логической 1") на кодовой шине 24 установки "0" обнуляются входной регистр 5 и выходной регистр

18 числа, регистры 9 числа, заносятся "1" в младшие разряды регистров

7 позиционного кода, обеспечивается считывание информации из блока 6 полупостоянной памяти с начального адреса. Информационная емкость блока 6 памяти составляет M х (N-!+k) бит.

При считывании логической "1" из бло- ка 6 памяти по соответствующему выходу соответствующий регистр соответствующей микросборки воспринимается как годный (не маскируется), и в данную позицию осуществляется запись или информация о данной позиции воспринимается при считывании иэ накопителя с ЦМД. При считывании логического "О",из блока 6 памяти по соответству ощему выходу соответствующий регистр накопителя с 1фЩ маскируется: при записи информация сюда же заносится; при считывании из накопителя не воспринимается (не заносится в регистры 9 числа).

Количество разрядов (k+!) регистров 7 позиционного кода на 1 больше числа маскируемых регистров накопителя. Количество разрядов N регист-. ров 9 числа на 1 больше числа используемых регистров в каждом из накопителей с ЦМД, поскольку сдвиг содержимого регистров 9 осуществляется в промежутках между подачей синхроимпульсов на кодовую шину 21 такта как при записи, так и при считывании данных из микросборок 3 с ЦМД.

При записи информации в накопители с ЦМД на кодовой шине 19 "Запись" устанавливается,разрешающий потен265856 4 чии разрешающего потенциала на кодовой шине 21 такта на выходе соответствующего элемента И 10 появляется разрешающий потенциал и происходит сдвиг "1" из разряда (1) соответству1О

Первое М-разрядное слово в режиме записи заносится иэ регистра 5 в старшие разряды (И) регистров 9 числа, поскольку логическая "1" находит- 15 ся в младших (lj разрядах регистров

7 позиционного кода. С приходом синхроимпульса на .кодовую шину 21 такта из блока 6 полупостоянной памяти считывается М-разрядное слово. Логические в его разрядах переводят соответствующие триггеры 8 в единичное состояние, если же считан логический "0, то соответствующий триг.гер 8 остается в нулевом состоянии.

Если соответствующий триггер 8 находится в единичном состоянии, то информация из старших разрядов регистров 9 числа через элементы И 11 поступает на входы соответствующих 30 формирователей l записи. Если соответствующий триггер 8 остался в нулевом состоянии, то информация иэ старших разрядов соответствующих регистров 9 числа не передается, на д5 входах соответствующих формирователей I записи — запрещающий потенциал.

Если в первом такте из блбка 6 памяти считывается "1", то при на- а0 личии разрешающего потенциала на ко— довой шине 2) такта на выходе соответствующего элемента И 10 присутствует запрещающий потенциал, и сдвига "1" из разряда (1) соответствую- 45 щего регистра 7 позиционного кода не происходит.

При этом на выходе соответствующего элемента НЕ !7 уровень "0" и на вход управления сдвигом регистра 9 50 числа с выхода соответствующего элемента ИЛИ 15 импульс сдвига не поступает, сдвиг содержимого не происходит. В следующем такте информация будет заноситься также в разряд (К) 55 соответствующего регистра 9.

Если в первом такте из блока 6 памяти считывается "0", то при нали3 l циал (уровень "1 ) . На кодовых шинах

20 "Считывание" и 23 "Выдача" — запрещающий потенциал (уровень "0 ) .

В режиме записи в каждом такте рабс-. ты устройства перед поступлением ° синхроимпульса на кодовую шину 21 такта на кодовой шине 22 "Прием" устанавливается разрешающий потенциал и осуществляется занесение M-разрядного слова во входной регистр 5 числа, а триггеры 8 обнуляются. ющего регистра 7 позиционного кода в разряд (2).

Таким образом, в следующем такте информация будет заноситься в разряд (N-.!) соответствующего регистра 9 числа. Несмотря на то, что "1 те— перь находится в разряде (2) .регистра 7 и на выходе соответствующего элемента НЕ 17 уровень "1" после окончания синхроимпульса из-за того, что соответствующий триггер 8 находится в нулевом состоянии, на выходах соответствующего элемента И 13 и элемента ИЛИ 15 присутствуют запрещающие потенциалы, и сдвига содержимого со= ответствующего регистра 9 не происходит.

Таким образом, в режиме записи информация выдается на входы формирователей 1 записи с выходов старших разрядов регистров 9, если в соответствующих разрядах слова, считываемого из блока 6 памяти, присутствуют "1".

При наличии 0" осуществляется задержка записи в соответствующую микросборку 3 с ЦЩ до считывания "1" в соответствующем разряде слова из блока 6 памяти. Пусть во втором такте из блока 6 памяти считано слово с "!" в том разряде, в котором в первом такте был "0". Тогда после окончания записи (и окончания синх-, роимпульса на кодовой шине 21 такта) соответствующий триггер 8 остается до- следующего такта и приема нового М-разрядного числа в единичном состоянии, на выходах элементов

HE 16, 17 и соответствующего элемента И 13 появляется разрешающий по" тенциал и происходит сдвиг содержимого соответствующего регистра 9 числа на один разряд в сторону старшего разряда так, что к началу третьего такта бит, подлежащий записи, находится в старшем разряде (И) регистра 9 числа.

Таким образом, если регистр микросборки с ЦМД маскируется, то в следующем такте соответствующий бит

М-разрядного слова из регистра 5 заносится в разряд регистра 9, .номер которого на единицу меньше предыду!

265856 щего. Если в предыдущем такте в соот- ветствующем разряде слова из блока

6 памяти была "l", то к началу следующего такта производится сдвиг содержимого регистра 9 числа на один разряд н сторону старшего разряда в случае, если в младшем разряде соответ-, ствующего регистра позиционного кода отсутствует "l". В регистрах 7 позиционным способом кодируется количест- !О но маскируемых регистров микросборок. После окончания записи подается разрешающий потенциал на кодовую шину 24 установки "0".

При считывании информации из нако- !5 пителей с ЦМД на кодовой шине 20

"Считывание" устанавливается разрешающий потенциал. На кодовых шинах

19 "Запись" и 23 "Выдача" — запрещающий потенциал. В каждом такте рабо- 20 ты устройства перед поступлением синхроимпульса на кодовую шину 21 такта на кодовой шине 22 "Прием" ус- танавливается разрешающий потенциал, обнуляющий триггер 8, однако занесе- 25 ние М-разрядного числа н регистр 5 не происходит.

Считанная из микросборок с ЦМД информация с выходов усилителей 4 считывания через элементы И 12 зано- 30 сится в младшие разряды (1) регистров 9 числа в случае наличия "1" н соответствующих разрядах слова, считанного из блока 6 нолупостоянной памяти. Если в предыдущем такте соот-З5 ветствующий триггер 8 переведен в= единичное сосч ояние, то после занесения бита в младший разряд соответствующего регистра 9 и окончания синхроимпульса на кодовой шине 21 такта на выходах соответствующих элементов И !4 и ИЛИ )5 появляется разрешающий потенциал и осуществляется сдвиг содержимого регистра 9 на один разряд в сторону старшего разряда. При наличии "0" в соответствующем разряде слова, считанного из блока 6 памяти, занесения информации в младший разряд регчстра 9 и сдвига его содержимого не происходят.

В режиме выдачи числа в выходной регистр 18 числа на кодовых шинах

l9 "Запись", 20 "Считывание", 21 такта, 22 "Прием" присутствуют запреща- 5 ющие потенциалы, на кодовую шину 23

"Выдача" подаются разрешающие импульсы. При этом обеспечивается занесение слова из старших разрядов регистров 9 числа н выходной регистр 18 числа, откуда число может поступать в другие функциональные блоки 3ВМ, и сдвиг содержимого регистров 9 нсторону старшего разряда за счет прохождения разрешающих импульсов на . выходы элементов ИЛИ !5.

Таким образом, использование изоб— ретения позволяет повысить быстродействие устройства за счет сокращения времени формирования слова н выходном регистре числа при синхронных запуске и останове формирователей вращающегося магнитного поля и маскировании одинакового количества регистрон во всех параллельно работающих микросборках с ЦМД. При этом в каждой из параллельно работающих микросборок с ЦМД хранятся одноименные разряды всех слов.

Формула изобрЕтения

Устройство управления для доменной памяти, содержащее блок полупостоянной памяти, первый и второй входы которого соединены соответственно с кодовыми шинами такта и установки "0 формирователи записи и формирователи вращающегося магнитного поля, выходы которых являются выходами устройства, усилители считывания, входы которых являются входами устройства, триггеры, первые входы которых соединены с соответствующими выходами блока полупостоянной памяти, первую, вторую и третью группы элементов И, причем первые входы элементов И первой группы соединены с кодовой шиной такта, первые входы элементов И второй группы подключены к кодовой шине "Запись", вторые входы — к единичным выходам соответствующих триг1 герон и первым входам элементов И третьей группы, а вр ходы — к входам формирователей записи, вторые нходы элементов И третьей группы связаны с выходами соответствующих усилителей.считывания, а третьи входы — с . кодовой шиной "Считывание, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит регистры позиционного кода, входной регистр числа, регистры числа, четвертую и пятую группы элементов И, группу элементов ИЛИ, элемент НЕ, группу элементов НЕ и

7 12658 выходной регистр числа, причем вход элемента НЕ соединен с входами формирователей вращающегося магнитного поля и подключен к кодовой шине такта, выход элемента НЕ соединен с пер- > выми входами элементов И четвертой и пятой .групп, выходы которых соединены с первыми и вторыми входами соответствующих элементов ИЛИ, третьи входы которых связаны с входом раз- О решения приема выходного регистра числа и подключены к кодовой шине

ll и

Выдача, а выходы элементов ИЛИ соединены с входами управления сдвигом регистров числа, информационные входы младших разрядов которых подключены к выходам элементов И третьей группы, а вход установки "0" соединен с информационными входами младших разрядов регистров позиционного кода,>о входами установки в "0" входного и выходного регистров числа и подключен к кодовой шине установки "0, вы.ходы регистров позиционного кода соединены с информационными входами со- 5 ответствующих разрядов регистров числа, входы разрешения приема которых связаны с соответствующими выходами входного регистра числа, вход разре-5б 8 шения приема которого подключен к кодовой шине "Прием", выходы старших разрядов регистров числа соединены с соответствующими входами выходного регистра числа и третьими входами элементов И второй группы, выходы мпадших разрядов регистров пози-, ционного кода подключены к входам элементов НЕ группы, выходы которых связаны с вторыми входами соответствующих элементов И четвертой группы, третьи входы которых соединены с вторыми входами соответствующих элементов И пятой группы и подключены к единичным выходам триггеров, нулевые выходы которых соединены с вторыми входами .элементов И первой группы, а, вторые входы, являющиеся входами ус. тановки "0" — с кодовой шиной Прием, четвертые входы элементов И четН вертой группы соединены с третьими входами элементов И первой группы и подключены к кодовой шине "Запись", выходы элементов И первой группы связаны с входами управления сдвигом регистров позиционного кода, третьи входы элементов И пятой группы соединены с кодовой шиной "Считывание".

1265856

Составитель В.Топорков . Редактор П.Коссей Техред. Л.Сердюкова Корректор Л.Пилипенко

Закав 5672/51 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР

1 по делам изобретений и открытий

1!3035, Иосква, Ж-35, Раушская наб., д. 4/5

Проивводственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4