Устройство микропрограммного управления

 

Изобретение относится к вычислительной технике и может быть использовано в микропроцессорных системах с микропрограммным управлением . Цель изобретения - повышение быстродействия устройства. Устройство содержит блок памяти микрокоманд, три регистра адреса, группу элементов И, коммутатор и блок синхронизации . Цель изобретения достигается .за счет одновременной обработки нескольких логических условий в устройстве . 1 з.п. ф-лы, 4 Ш1.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1269131

yg 4 G 06 F 9/22

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ, °

ВГЕОПИСАНИЕ ИЗОБРЕТЕНИЯ И, 11

К А ВТОРСНОМЪ СВИДЕТЕЛЬСТВУ

ВЬ,". йт .".; ь. (21) 389689С/24-24 (22) 07. 05. 85 (46) 07. 11.86. Бюл. Р 41 (72) Г.В. Галкин, Л.Д. Минутин и 0.0. Попов (53) 681.325(088.8) (56) Майоров С.А., Новиков Г.И.

Структура ЭВМ.-Л.: Машиностроение, 1979, с, 314, рис. 10.4.

Там же, с. 328, рис.10.13. (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в микропроцессорных системах с микропрограммным управлением. Цель изобретения — повышение быстродействия устройства. Устройство содержит блок памяти микрокоманд, три регистра адреса, группу элементов И, коммутатор и блок синхронизации. Цель изобретения достигается ,за счет одновременной обработки нескольких логических условий в устройстве. 1 з.п. ф-лы, 4 ил.

1269131

И 1обр. .т нис i)òноси 1ся к Вычислительной технике и может быть использ она но н мин ропр оцес сорных сис темах с микропрограммным управлением.

1. ель изобретения — повьпиение 5 быстродействия устройства „

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — временные диаграммы, поясняющие его работу; на фиг. 3 — пример микропрограммы; на фиг. 4 — пример размещения данной микропрограммы в блоке памяти микрокоманд.

Устройство содержит блок 1 памяти микрокоманд, первый, второй и третий 15 регистры адреса 2 — 4, группу 5 элементов И, коммутатор 6 и блок 7 синхронизации, содержащий генератор 8 импульсов, элемент ИЛИ 9, первый 10 и второй 11 элементы задержки, выход

12 устройства и группу входов 13.

Устройство работает следующим образом.

Микроинструкция, записываемая в ячейки блока памяти, состоит из микрокоманды, подающейся на выход устройства, признака типа перехода Р и адресного слова а, разбитого на слоги а и а . При безусловных переходах в микропрограмме р =О. По 30 этому сигналу группа выходов регистра адреса 4 переводится в третье состояние, и на первую и вторую группы адресных входов блока 1 памяти микрокоманд через регистры 2 и 3 адреса подаются соответственно первый и второй слоги а и а" адресного- слова,записанного в микроинструкции. При этом устройство обеспечивает предельное быстродействие, ограничиваемое лишь временной задержкой в регистре адреса (фиг. 2 ) и временем выборки из блока памяти микрокоманд (фиг.2 б ) .

Нулевое значение признака, приходя на управляющий вход коммутатора 6,.обеспечивает подачу с первого выхода блока 7 синхронизации через коммутатор 6 на синхровходы регистров 2 — 4 синхронизирующих импульсов с минимальным периодом повторения (фиг. 2 ).

При условных переходах в микропрограмме признак типа перехода Р принимает значение логической " 1".

При этом в третье состояние перево- у дится группа выходов регистра 3, а к второй группе адресных входсв блока 1 памяти микрокоманд подклк>чается регистр 4 адреса. Второй адресный слог, записки;аемый в микроинструкции, в этом случае используется в качестве маски выбора одного или группы признаков, подаваемых на группу входов ло— гических условий устройства, по которым должен произойти переход в точке ветвления микропрограммы. Такое маскирование обеспечивается группой

5 элементов И в результате логического умножения значения признака на соответствующее значение кода маски.

Двоичный код с выходов элементов

И группы 5 записывается в регистр 4 адреса и используется в качестве второго слога адресного слова. Значение

=1, приходя на управляющий вход коммутатора 6, обеспечивает подачу на соответствующие синхровходы регистров 2-4 синхроимпульсов с второго выхода блока 7 синхронизации, период повторения которых больший, чем при безусловных переходах (фиг.2 b и г ).

Необходимость увеличения длительности такта при условных переходах вызвана тем, что достоверное состояние признаков на входах логических условий устройства, по которому будет сформирован новый адрес, устанавливается (B общем случае) только по выполнении предыдущей микрокоманды.

Рассмотрим работу устройства на примере микропрограммы, приведенной на фиг. 3, В таблице, показанной на фиг. 4, прецставлено размещение мик1 роинструкций в блоке памяти (правая часть таблицы) и возможные состояния признаков при соответствующих масках, устанавливаемых при выполнении микрокоманд у.

Переход от микрокоманды у„к у безусловный, при этом $ -=0 и два слога a и а" адресного слова, записанного в микроинструкции, однозначно определяют выборку микрокоманды у г

После микрокоманды y„ñëедует услов— ный переход, который в данном примере осуществляется сразу по трем признакам,, с, и з . При этом признак типа перехода р =1, а маска тп„н т = 111 (а" ). Как видно из таблицы (фиг. 4), возможные восемь состояний совокупности (X m, o m

М, та,„ приводят к формированию восьми адресов, по которым размещены соответствующие микроинструкции, один из которых будет выбран.

1269

После выполнения микрокоманды у условный переход осуществляется только по одному признаку с . При этом = 1, а маска m m тп = 100.

Следовательно, возможны только два состояния сОВОкупнОстк o m<, d > m с m, которые формируют два адреса условного перехода.

Формула изобретения 10

1 . Устройство микропрограммного управления, содержащее блок памяти микрокоманд и первый регистр адреса, группа выходов которого соединена с 15 первой группой адресных входов блока памяти микрокоманд, группа выходов кода микроопераций которого является выходом кода микроопераций устройства,.первая группа выходов кода адре- ро са блока памяти микрокоманд соединена с группой информационных входов первого регистра адреса, о т л и— ч а ю щ е е с я тем, что, с целью повьппения быстродействия устройства, 25 в него введены второй и третий регистры адреса, группа элементов И, коммутатор и блок синхронизации, причем ,группы выходов второго и третьего регистров адреса соединены с второй ЗО группой адресных входов блока памяти микрокоманд, вторая группа выходов кода адреса которого соединена с группой информационных входов второго регистра адреса и с первыми входами группы элементов И, выход приз131 4 нака типа перехода блока памяти микрокоманд соединен с управляющим входом коммутатора и входами управления состоянием выходов второго и третьего регистров адреса, группа и входов логических условий устройства соединена с вторыми входами группы элементов И, выходы которых соединены с группой информационных входов третьего регистра адреса, синхровход которого соединен с синхровходами второго и первого регистров адреса, с выходом коммутатора и с входом блока синхронизации, выходы первого и второго режимов синхронизации блока синхронизации. соединены соответственно с первым и вторым информационными входами коммутатора.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок синхронизации состоит из генератора импульсов, элемента ИЛИ, первого и второго элементов задержки, причем выход генератора импульсов соединен с первым входом элемента ИЛИ, выход .которого соединен с входом первого элемента задержки, выход которого соединен с входом второго элемента задержки и является выходом первого режима синхронизации блока синхронизации, выходом второго режима синхронизации которого является выход второго элемента задержки, вход блока синхронизации соединен с вторым входом элемента ИЛИ.

1269131

A pec вчейни

Иинроинсп рукци й

Составитель В. Криворучко

Техред Н,Глущенко Корректор А. Зимокосов

Редактор В. Петраш

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. ч/5

Заказ 6037/51

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4