Устройство для вычисления систем логических функций

 

Изобретение относится к вычислительной технике и может быть использовано для управления технологическим оборудованием, алгоритм функционирования которого описы вается логическими функциями, а также для моделирования цифровых устройств с целью их проверки и диагносМ ..Л./1 тики. Цель изобретения - повьшение быстродействия. Устройство содержит блок 1 ввода-вывода, регистр 2 новьк значений входных сигналов, регистр 3 новых значений выходньгх сигналов , регистр 4 старых значений входных сигналов, регистр 5 старых значений выходных сигналов, два бло ка.6,7 сумматоров по модулю два, два элемента ИЛИ 8,9, регистр 10 измененньк состояний входных сигналов, ;регистр 11 измененных состояний выходных сигналов, два блока 12,13 памяти,, блок 14 хранения номеров вычисляемых функций, блок 15 вычисi ления логических функций, блок 16 синхронизации. Цель изобретения (Л достигается за счет соединения, выходов регистра старых значений выходных сигналов с .третьей группой информационных входов блока вычисления логических функций. 7 ил. IC О) , Хча х 4 У: t,.S..S.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (SD 4 С 06 F 15/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3514634/24-24 (22) 26.11.82 (46) 07. 11.86. Бюл. 11> 41 (7l) Могилевский машиностроительный институт (72) Г.В. Куклин и В.П. Павучук (53) 681.32(088.8) (56) Авторское свидетельство СССР

М 7328?8, кл. С 06 F 15/20, 1980.

Авторское свидетельство СССР

В 1164724, кл. С 06 F 15/20, 1981. (54) УСТРОЙСТВО Ди ВЫЧИСЛЕНИЯ СИС. ТЕМ ЛОГИЧЕСКИХ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и может быть использовано для управления технологическим оборудованием, алгоритм функционирования которого описывается логическими функциями, а также для моделирования цифровых устройств с целью их проверки и диагнос„„SU„„1269146 А 1 тики. Цель изобретения — повышение быстродействия. Устройство содержит блок 1 ввода-вывода, регистр 2 новых значений входных сигналов, регистр 3 новых значений выходных сигналов, регистр 4 старых значений " входных сигналов, регистр 5 старых значений выходных сигналов, два блока .6,7 сумматоров по модулю два, два элемента ИЛИ 8,9, регистр 10 измененных состояний входных сигналов, регистр 11 измененных состояний выходных сигналов, два блока 12, 13 памяти,, блок 14 хранения номеров вычисляемых функций, блок 15 вычисления логических функций, блок 16 синхронизации. Цель изобретения достигается за счет соединения. выходов регистра старых значений выходных .сигналов с,третьей группой информационных входов блока вычисления логических функций. 7 ил.

1269

1 п3

j = n+1, n+m >

j =,,n+mI; с j v, м (N), (x;, j = l ; (y,, j =- n+1, n+m, Изобретение относится к вычислительной технике и автоматике и может быть использовано для управления технологическим оборудованием, алгоритм функционирования которого описывается логическими функциями, а также для моделирования цифровых устройств с.целью их проверки и диагностики, Цель изобретения — повышение быст- 10 родействия.

На фиг,1 представлена структурная схема устройства для вычисления систем логических функций; на фиг.2 и

3 — структурная схема блока вычис- ll5 ления логических функций, .на фиг.4 формат инструкций; на фиг.5 — структурная схема блока хранения номеров вычисляемых функций, на фиг.6 — вариант реализации блока синхрониза- 20 ции, на фиг.7 — алгоритм работы устройства для вычисления систем логических функций.

Устройство (фиг.1) содержит блок

1 ввода-вывода, регистр 2 новых значений входных сигналов, регистр Э новых значений выходных сигналов, регистр 4 старых значений входных сигналов, регистр 5 старых значений выходных сигналов, первый 6 и вто- 30 рой 7 блоки сумматоров по модулю два, первый 8 и второй 9 элементы ИЛИ, регистр 10 измененных состояний входных сигналов, регистр 11 измененных состояний выходных сигналов, первый

12 и второй 13 блоки памяти, блок

14 хранения номеров вычисляемых функций, блок 15 вычисления логических функций, блок 16 синхронизации.

Блок 15 вычисления логических функ-40 ций (фиг.2 и Э) содержит элемент 17 задержки, первый 18, и второй 18 триггеры, первый элемент И 19, узел

20 сравнения, счетчик 21 инструкций, дешифратор 22 номеров инструкций, регистр 23 числа инструкций, группу из и регистров 24 инструкций, первую группу элементов И 25 в составе н подгрупп, первую группу элементов

ИЛИ 26 в составе трех подгрупп, регистр 27 операций, первый 28 и второй 29 дешифраторы признаков, вторую группу из 1 элементов И 30, регистры

31-33 соответственно входных, выходных и промежуточных переменных, 55 дешифраторы первого 34 и второго 35 адресов, третью 36 и четвертую 37 группы элементов И, вторую 38 и тре146 2 тью 39 группы из трех элементов ИЛИ, пятую 40 и шестую 41 группы элементов И, первый 42 и третий 42> элементы ИЛИ, первый 43 и второй 43 элементы HE восьмую группу элементов

И 44, четвертую группу из четырех элементов ИЛИ 45, второй элемент И 46.

Блок 14 хранения номеров вычисляемых функций (фиг.5) представляет собой двухступенчатый регистр, каждая ступень которого включает столько триггеров, сколько ЛФ хранится в памяти устройства, и содержит первую группу из п триггеров 47, первую группу из т -1 элементов И 48, вторую группу из m элементов И 49, вторую группу из т триггеров 50, группу из гп элементов 51 задержки, элемент HJIN 52, элемент 53 задержки.

Блок 16 синхронизации (фиг.б) содержит генератор 54 импульсов, триггер 55, первый и второй элементы

И 56, элемент 57 задержки, генератор

58 тактовых импульсов, первый и второй элементы НЕ 59., группу из десяти элементов И 60, Устройство работает следующим образом.

Алгоритм работы устройства основан на выполнении последовательности операций, обеспечивающей вычисление только тех логических функций из

СЛФ, в которые входят переменные, изменившие свои значения, Системы логических функций, решаемые устройством, могут иметь вид (ty) Г х (к .1 ), 1 =1 пэ у (t„<), Р = 1,m), j = 1,m,где t„время начала выполнения очередного к-го шага решения уравнений; х— входные переменные, у — выходные переменные.

Для определения решаемых на текущем шаге работы устройства логических функций необходимо фиксировать старые и новые состояния входных и выходных переменных, для чего вводятся векторы Ис W„

1269

20

Выполнение операции суммирования по модулю два осуществляется в устройстве с использованием блоков

6 и 7 сумматоров по модулю два. Для определения номеров функций СЛФ, решаемых на текущем шаге, формирует-. ся матрица вхождения M-размерности и х n+m. Элемент матрицы m „ равен 1, если в ЛФ для вычисления у, входит переменная х!, j = 1 п или переменная y;„ ; j = и+1, n+m. В противном случае m<1 =О. Составленная таким образом матрица вхождений И хранится в блоке 12 памяти. Решаемые на текущем шаге логические уравнения определяются отличными от ну-ля элементами вектора решаемых урав- . нений Wp = Wl j = 1,m

3S

Вектор Wt, определяется в результате выполнения операции W = --M x WH, которая в предлагаемом устройстве реализована. применением памяти ассоциативного типа, когда в блоке 12 зафиксированы ассоциативные признаки, соответствующие элементам матрицы вхождений M и подача на вход блока

12. сигналов с выхода регистров изме-. ненных состояний входных 10 и выход- 55 ных 11 сигналов позволяет на выходе блока 12 получить значения элементов вектора W, которые фиксируются

Значения элементов векторов Wc и W хранятся в разрядах регистров

4,5 и 2,3 соответственно. Векторы

W и Ун состоят каждый из двух компонент: Ч =(Х <, Y $, Wн=1Х„, YII) .

Изменение значений входных переменных Хи, поступивших в начале текущего шага, по отношению к входным переменным Х, сохранившимся с предыдущего шага, а также изменение значений выходных переменных Ун, сформированных в конце предшествующего шага и переданных на текущий шаг, по отношению к выходным переменным У, хранящимся с предшествую- f5 щего шага (с момента передачи Y

=Y на предшествующем шаге), определяет отличные от нуля значения элементов KQMIIoHPHT Х» ы и Уи3м Век тоРа Чн= (W;, j = 1,n+m). ПеРеменные, изменившие свои значения по отношению к предшествующим значениям, фиксируются единицами в разрядах регистров 10 и 11 и определяются по следующему правилу 25

W„, =И@И,, j = 1n+m.

146 шаг: Х„, Х „У„, У,, Х„,;„, Уим 1 О» ! шаг 1) Х„: = Х » Уеых: = Уй»

2) X„ : = Х„® X; =X,»® О, Унзы Ун ®Ус

3) при S =1, Х,:= Х „=Х,„, Yc Уи»

4) при S =1 вычисляем СЛФ

l и формируем У»

I! И и шаг 1) X„:=XII», YьДД:=. Y„;

3) при Я =-1 Х : =Хй =Х4

ll °

Ус- YII »

4) при S =1 вычисляем СЛФ г

II и формируем YII, и . и! шаг 1) X„:=XII»» Увы :=Y„» ьи " », и!

3) при s =1 х . =. xII! х „

»!. и.

Ус - YH i

4) при S =1 вычисляем СЛФ и формируем У „"

О-й

1-й

2-й

3-й и т.д. имеют следующий смысл: X "l — входное слово, полученное в начале текущего, в блоке 14 хранения номеров вычисляемых функций. В соответствии с

r определенными по приведенному правилу элементами вектора W осуществляется последовательное вычисление ЛФ по определению значений у,если W О, I

При этом адрес вычисляемой ЛФ однозначно определяется номером разряда блока 14, для которого W, 4 О, В соответствии с таким адресом вычисляемая функция из блока 13 памяти передается в блок 15 вычисления логических функций. После того, как вычисляются

ЛФ, для которых,W, О, текущий шаг работы устройства завершается окончанием формирования нового слова выходной информации Y и устройство переходит на прием очередного нового слова входной информации Хн. Последовательность обработки информации по шагам с момента пуска устройства при

W О и наличии вычисляемых функций (случаи 1) W„ = 0,2(Wн О, вычисляемые функции отсутствуют — Б =О, не представляют интереса, так как уст-ройство вновь обращается за входной информацией и подтверждает выходные сигналы до тех пор, пока не появляются изменения входной информации), можно представить таким образом:

3 1269 (третьего) шага из внешней среды1!! 111 (Х „ ); X»> — отражает изменение полученного значения Х „" по отношению к значению Х ", сохранившемуся с предыII I дущего шага; Yq» — отражает изменение сформированного в конце предыдущего шага значения Yz по отношению к значению Yg, сохранившемуся с предыдущего шага, Уй" — выходное слово, сформированное в конце текущего шага, !О которое в начале следующего шага, выдается во внешнюю среду как реакция на входное воздействие, поступившее в начале текущего шага.

По сигналу "Пуск" запускается блок 15

16 синхронизации и начинает вырабатывать управляющие сигналы I - Хю. Импульсом I устанавливаются в исходное состояние все блоки устройства— сбрасываются в нулевое состояние триггер 18,, признака S4, триггеры первой.и второй ступени блока 14 хра,нения номеров вычисляемых функций, регистры входных и выходных сигналов в блоке I ввода-вывода, регистр 2 но- 25 вых значений входных сигналов, регистр 3 новых значений выходных сигналов, регистр 4 старых значений входных сигналов, регистр 5 старых значений выходных сигналов, первый 30

6 и второй 7 блоки сумматоров по модулю два, регистры измененных состояний входных 10 и выходных 11 сигналов, устанавливается в единичное состояние триггер 18 признака

S . .В начале каждого нового шага в регистре 3 новых значений выходных сигналов записаны значения выходных сигналов, соответствующие окончанию предшествующего шага, 40 а в регистре 4 старых значений входных сигналов и в регистре 5 старых значений выходных сигналов— началу предшествующего шага.

Если первый элемент ИЛИ 8 не за- 45 фиксирует изменений входных и (или) выходных сигналов, т.е. S =0, и е если на выходе второго элемента

ИЛИ 9 S =О, то блок 16 синхронизации выдает управляющие сигналы,,, 12 и Хъ ° По сигналу Iq произво дится прием очередного нового слова входной информации в блок 1 вводавывода. Сигналом I осуществляется передача входной информации из блока 1 ввода-вывода в регистр 2 новых значений входных сигналов и выходной информации из регистра 3 новых

146 Ь значений выходных сигналов в блок

1 ввода-вывода. По сигналу ? производится поразрядное сложение по модулю два содержимого регистров

2 и 4 в первом 6 сумматоре по модулю два и содержимого регистров 3 и 5 во втором 7 сумматоре по модулю два, а также выдача иэ блока 1 ввода-sbiвода выходных сигналов, которые подтверждают предыдущие сигналы.

Если в результате вновь проиэве,денного сравнения выявляется изменение входных сигналов, на выходе первого элемента ИЛИ 8 появляется сигнал S =1. В этом случае блок 16 синхронизации вырабатывает сигнал I4, по которому производится передача признака иэ регистров 10 и 11 для обращения к первому блоку 12 памяти, а из него на вход блока 14 хранения номеров вычисляемых функций выдаются номера функций, в которые входят переменные, изменившие свои значения., По сигналу I осуществляются передача содержимого регистров 2 и 3 в регистры 4 и 5 соответственно и установка

S, =О.

С первого выхода блока 14 информация о наличии вычисляемых функций поступает на входы второго элемента

ИЛИ 9. При наличии вычисляемых функций на выходе второго элемента ИЛИ 9 появляется сигнал S =1. Тогда очередной сигнал блока 16. синхронизации (сигнал Хз) подается на управляющий вход блока 14. По этому сигналу с третьего выхода блока 14 выдается сигнал выборки функции из второго блока 13 памяти, а через второй выход блока 14:выдается разрешение на прием реэупьтата вычисления функции в тот разряд регистра 3, номер которого соответствует номеру вычис" ляемой функции. По сигналу I, сбрасывается в "О" счетчик 21 инструкций в блоке 15 и передается содержимое регистров 2 и 5 устройства соответственно в регистры 31 и 32 в блоке

15 (фиг.3). Далее по сигналу I . устанавливается в "0" триггер 18

2признака S>. Сигнал I производит прибавление единицы в младший разряд счетчика 21 инструкций в блоке 15. По сигналу I производится

8 опрос узла 20 сравнения в блоке 15

1 передача инструкции, номер которой соответствует числу в счетчике 21 и которая выбирается дешифратором 22

1269146

10

25

35

7 номеров инструкций в блоке 15, на входы регистра 27 операций, дешифраторов первого 34 и второго 35 ад ресов в блоке 15 вычисления логических функций (фиг,2 и 3). Дешифратор

22 номеров инструкций выбирает также разряд в регистре 33 промежуточных переменных, номер которого соответствует номеру выбранной инструкции, для приема промежуточного результата.

При отсутствии сигнала с выхода узла 20 сравнения. вырабатывается далее блоком 16 синхронизации сиг— нал I» по которому заносится результат выполненной инструкции в подготовленный для приема разряд регистра 33 промежуточных переменных. В случае появления сигнала с выхода узла 20 сравнения устанавливаются в единичное состояние триггеры 18» и 18 признаков S u Sq .и из блока 16 синхронизации выдается сигнал I,„,ïî которому заносится результат выполненной инструкции в подго. товленный для приема разряд регистра 3 новых значений выходных сигналов устройства, а через соответствую. щие элементы задержки производится сброс триггера 18, признака S и триггеров 47 второй ступени в блоке 14.

Таким образом, до выдачи сигнала с узла 20 сравнения производится поочередное выполнение всех инструкций вычисляемой ЛФ. При выполнении последней инструкции выдается сигнал

"Сравнение" с выхода узла 20 сравнения и результат попадает в регистр

3 новых значений выходных сигналов.

Затем процесс вычисления СЛФ повторяется для очередной функции до тех пор, пока не будут вычислены все выбранные функции. Тогда признак

Я =0 и ранее установленный признак 45

S =0 переводят блок 16 синхронизации на выработку сигналов для приема очередного входного и выдачу полученного выходного слов. Останов устройства происходит при отключе- 50 нии питания.

8 рых значений выходных сигналов, регистр старых значений входных сигналов, два блока сумматоров по модулю два, два элемента ИЛИ, регистр измененных состояний входных сигналов, регистр измененных состояний выход-. ных сигналов, два блока памяти, блок хранения номеров вычисляемых функций, блок вычисления логических функций и блок синхронизации, причем информационные входы и выходы устройства соединены с первыми группами соответственно входов и выходов блока вводда-вывода, вторая группа выходов которого подключена к информационным входам регистра новых значений входных сигналов, выходы которого соединены с первыми группами информационных входов блока вычисления логических функций и первого блока сумматоров по модулю два, а также с информационными входами регистра старых значений входных сигналов, выходы которого подключены к второй группе информационных входов первого блока сумматоров по модулю два, выходы которого подключены к первой группе входов первого элемента ИЛИ-и информационным входам регистра измененных состояний входных сигналов, выходы которого соединены с первой группой адресных входов первого блока памяти, выходы которого соединены с информационными входами блока хранения номеров вычисляемых функций,. первая группа выходов которого подключена к входам второго элемента

ИЛИ, а вторая группа выходов соединена с входами синхронизации приема регистра новых значений выходных сигналов, выходы которого соединены с второй группой входов блока вводавывода, первой группой информационных входов второго блока сумматоров по модулю два и информационными входами регистра старых значений выходных сигналов, выходы которого соединены с второй группой информационных входов второго блока сумматоров по модулю два, выходы которого соединены.с второй группой входов первого элемента ИЛИ и информационными вхо55

Формула изобретения

Устройство для вычисления систем логических функций, содержащее блок ввода -вывода, регистр новых значений входных сигналов, регистр новых значений выходных сигналов, регистр стадами регистра измененных состояний выходных сигналов, выходы которого соединены с второй группой адресных входов первого блока памяти, третья группа выходов блока хранения номеров вычисляемых функций соединена

9 12691 с адресными входами второго блока памяти, выходы которого соединены с второй группой информационных входов блока вычисления логических функций, информационный выход которого

5 соединен с информационными входами регистра новых значений выходных сигналов, выходы первого элемента ИЛИ, второго элемента ИЛИ и первый, второй и третий управляющие выходы бло- щ ка вычисления логических функций сое. динены соответственно с первого по пятый входами блока синхронизации, шестой вход которого соединен с вхо-. дом запуска устройства, первый: выход блока синхронизации соединен с входами сброса блока ввода-вывода, регистра новых значений выходных сигналов, регистра новых значений входных сигналов, регистра старых значений входных сигналов, регистра старых значений выходных сигналов, регистра измененных состояний входных сигналов, регистра измененных состояний выходных сигналов, первого и второго 25 блоков сумматоров по модулю два, блока хранения номеров вычисляемых функций и блока вычисления логических функций, второй выход блока синхронизации соединен с входом синхронизации приема блока ввода-вывода, .третий выход блока синхронизации соединен с входом синхронизации приема

46 10 регистра новых значений входных сигналов и входами синхронизации выдачи блока ввода-вывода и регистра новых значений выходных сигналов, четвертый выход блока синхронизации соединен с входами синхронизации первого и второго блоков сумматоров по модулю

/ два, пятый выход блока синхронизации соединен с входами синхронизации регистра старых значений входных сигналов, регистра старых значений выходных сигналов, регистра измененных состояний входных сигналов и регистра измененных состояний выходных сигналов, шестой выход блока синхронизации соединен с первыми входами синхронизации блока хранения номеров вычисляемых функций и блока вычисления логических функций„с второго по шестой входы синхронизации которого соединены соответственно с седьмого по одиннадцатый выходами блока синхронизации, одиннадцатый выход которого соединен также с вторым входом синхронизации блока хранения номеров вычисляемых функций, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, выходы регистра старых значений выходных сигналов соединены с третьей группой информационных входов блока вычисления логических функций.

Фие. 2

1269146 к Р>0 кДЫИ нДШа

Фиг. Ф

1269 146 ( пу

И

Фиг.б

1269146

О-ПФ не 6ечислена;

5з7-ПФ бючислена.

0-получена пронежуточнаяперенеииая, sc

I-получено значение бвкоба сиенала.

Фиг. 7

О-нее изнененио бхода и(ил4дыхода сигнала;

I- есть изменения.

О-нет бычисления ЛФ;

l- есть бычислениа ЛФ.

Составитель А. Чеканов

Редактор А. Шишкина Техред М.Ходанич Корректор И. Муска

Заказ 6038/52 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическре предприятие, r. Ужгород, ул. Проектная, 4