Матричный вычислитель

 

Изобретение относится к области вычислительной техники и позволяет осуществлять одновременное вычисление функций вида сб Ь/(с - ау) и 6 (f+a(f) / (c+av). Матричный вычислитель содержит две группы сумматоров и три группы блоков сумматоров-вычитателей . Функциональные структуры для вычисления калодого разряда функций ot и В однородны между собой и имеют связи только с ближайшими соседними структурами, что позволяет наиболее оптимально реализовать вы ислитель в интегральном исполнении, 4 ил.. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4 G 06 Б 7/544 15 347

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3851907/24-24 (22) 06.02.85 (46) 23.10.86. Бюл. ¹ 39 (71) Институт проблем моделирования в энергетике AH УССР и Киевский ордена Трудового Красного Знамени институт инженеров гражданской авиации (72).А.И. Стасюк, Г.А. Трощенко, И.Ф. Зубенко и Г.А. Коваленко (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1086426, кл. G 06 F 7/52, 1981.

Стасюк А.И. Однородные многофункциональные матричные процессоры.

Киев, 1983. Препринт АН УССР ин-т электродинамики, 0 35 1 с. 17 19 рис. 5. (54) МАТРИЧНЫЙ ВЫЧИСЛИТЕЛЬ (57) Изобретение относится к области вычислительной техники и позволяет осуществлять одновременное вычисление функций вида

8 (f+a(p)/(с+а(). Матричный вычислитель содержит две группы сумматоров и три группы блоков сумматоров-вычитателей. Функциональные структуры для вычисления каждого разряда функций о(.и 8 однородны между собой и имеют связи только с ближайшими соседними структурами, что позволяет наиболее оптимально реализовать вычислитель в интегральном исполнении, 4 ил.

Изобретение относится к вычислительной технике и может быть исполь1265765

vV u3 тор, 2

2 З 1 (y,ó,...,() — разрядный векv изображающий число у зовано в качестве спецпроцессора в комплексе с цифровой вычислительной машиной для оперативного вычисления 5 прогоночных коэффициентов при решении дифференциальных уравнений методом прогонки.

Целью изобретения является расширение класса решаемых задач за счет

Ь вычисления функций вида М = и

f+à 4 с-а(В с+а g

На фиг. 1 приведена структурная схема матричного вычислителя; на фиг. 2-4 — функциональные схемы блоков сумматоров-вычитателей с первой по третью группу соответственно.

Матричный вычислитель (фиг. 1) содержит по и сумматоров 1 и 2 первой и второй групп и по п блоков сумматоров-вычитателей 3-5 соответственно первой, второй и третьей групп.

Аргументы (, а, с,(, Е, Ъ поступают на входы 6-11 устройства соответственно. Разрядные значения функций

Ос и -е разряды первого и.второго

4 о частных значений функции В.i и В форФ C 2 мируются на выходах 12 и 13,, 132

30 соответственно.

Блок 3 (фиг.2) содержит сумматор

14 и вычитатель 15.

Блок 4 (фиг. 3) содержит два сум1 матора 16, вычитатель 17, два сумматора 18 по модулю два и элемент И 19.

Блок 5 (фиг. 4) содержит четыре сумсумматора 20, вычитатель 21 и три .сумматора 22 по модулю два.

Вычислитель реализует вычисление функций:

4 с

1 с с

1 с с с

4 4 2 с с с

4 3 с с

Ч

М

V V

Ч (i) ю

8 В

В В

В

8 р(14

c+a p (1) с-а ( р v р (÷ . -(р(, 11 (Д

Ь-cd +a(() м +2 м 9 ) = 0 ч рр рч v (; 1 ч, ч (,->),p ч 50

Е-а(у -сВ + а((В +2 8 q ) 0 (2) которое осуществляется следующим образом.

Представим выражение (1) в разрядной форме как

Ч

8 (I3yQy * фе У(k,. Р

0 = (0,0,...,0) — разрядные векторы, представляющие собой разрядное изображение чисел Ь,е(; В, f 0 соответ-ственно;.

-разрядные матрицы, представляющие собой разрядное иэображение чисел с,(, 8 при n = 4 соответственно.

В общем случае выражение для вы-. ! числения каждого i-ro разряда ч(, 8

v векторов сс и В могут быть предс авЪ лены для ж соответственно как

45 (.

-(< "1 -< "1

2 *=2 ;,+2 ад;

-! - (1 )

2Р; =2 (t,-2с;

1 1

В,В, t2PS(0,Ь;, ®Ь, 1,В;9Р, =1 (-1, В., ® Р,. = 0

I

/д(/ °

-(н21, -6+2) -(2,н1

2 q,, 2 q;+2 ам;

f S; (3) 765

-(i C2) (((.

Ь,+Z q y — 2Р;

В, Я В следующим образом и для

I -! !

f, +2 ад

r; +2 Р; ;

1, Г;Д+Р;

-1,; О+Р;

Г;

= 0

t0 о о 1, r, P+f; =0 0, r; О+! о !

+ 2 Р;q

= /В,/; оо 8(, fi8 (0, 3," О+ о

f; = 0 — 1 !

20 (! 1

7 = /8a

25 о, о о о о оо где b;, b;, Р;, r;, f;, f., — знаки ( мающие значение "0", если число положительно, и " 1", если число отрицательно;. 30

0+ — знак, обозначагг(щий операцИю сложенИя по модулю два.

Вычислитель работает следующим образом.

На основе выражений (3} и .(4) фор1 C мируются разрядные значения ос и В ч функций ог. и В. На выходах i x сумматоров первой и второй групп формиру- (! (- ) ъ -(! (a) ются значения 2 q; „, 2 Q;„

На выходах i-го блока 3 формируются 4О значения 2 (+ ) ), и 2 Р;. На выходах i-х блоков 4 и 5 формируются разрядные значения (г и 8 и промежуI 1 точные результаты Ь, и f,, необходимые для вычислений в следующем раз 45 ряде, Совокупность разрядных значений ог. и В образует двоичное значение соответствующих функций М и 8, Формула и э обретения

Матричный вычислитель, содержащий по и сумматоров первой и второй групп по и блоков сумматоров-вычитателей первой второй и третьей групп,приУ

55 чем каждый блок сумматоров-вычитателей первой группы содержит сумматор и и вычитатель, входы первого и второго слагаемого сумматора блока сумматоров-вычитателей первой группы являются его одноименными входами, выход первого сумматора блока сумматороввычитателей первой группы является выходом суг((гмьг блока сумматоров-вычитателей первой группы и подключен к входу уменьшаемого вычитателя, выход которого является выходом разности блока сумматоров соответственно, а каждый блок сумматоров-вычитателей второй и третьей групп содержит первый и второй сумматоры и сумматор по модулю два, входы первого и второго слагаемого первых сумматоров блоКов сумматоров-вычитателей второй и третьей групп являются их одноименными входами., а выходы первых сумматоров подключены к входам первых слагаемых вторых сумматоров блоков сумматоров-вычитателей второй и третьей групп соответственно, о т л и ч а ю шийся тем, что, с целью расширения класса решаемых задач за счет выЬ числения функций вида о = и

f+a 9 с-аг)(8 в каждом блоке сумматоровс+а()( вычитателей первой группы вход вычитаемого вычитателя и вход стробирования первого слагаемого сумматора являются входами вычитаемого и стробирования первого слагаемого блока сумматоров-вычитателей первой группы, а в каждый блок сумматоров-вычитателей второй группы введены вычитатель,второй сумматор по модулю два и элемент

И, первый инверсный и второй входы которого подключены к выходам второго и первого сумматоров по модулю два,, первые входы которых подключены к входу знакового разряда первого слагаемого блока сумматоров-вычитателей второй группы, а вторые входы — к выходу знакового разряда первого сумматора и входу знакового разряда второго слагаемого блока сумматороввычитателей второй группы соответственно, выход первого сумматора по модулю два подключен к входу стробирования второго слагаемого первого сумматора, выход элемента И и вход второго слагаемого блока сумматороввычитателей второй группы соединены с входом стробирования вычитаемого и входом вычитаемого вычитателя соответственно, вход уменьшаемого которого подключен к выходу второго сум1265765 Ь младших разрядов с входов первого слагаемого i-го блока сумматоров вычитателей первой группы, вход аргумента Ь вычислителя соединен с входом первого слагаемого первого блока сумматоров-вычитателей второй группы, вход аргумента с вычислителя соединен со сдвигом íà i разрядов в сторону младших разрядов с входом вычитаемо1O ro i-ro блока сумматоров-вычитателей первой группы, вход аргумента f вычислителя соединен с входом первого слаf гаемого первого блока сумматоров-вычитателей третьей группы, входы i-x

15 разрядов аргументов и Ч подключены к входу стробирования первого слагаемого i-ro блока сумматоров-вычитателей первой группы и входу стробирования второго слагаемого i-ro блока

2п сумматоров-вычитателей третьей группы соответственно, входы вторых слагаемых первых сумматоров первой и второй групп и первого блока сумматоров-вычитателей первой группы сое25 динены с шиной информационного нуля вычислителя, вход j-го разряда аргумента p (j = ;,n) подключен к входу стробирования третьего слагаемого j-го блока сумматоров-вычитателей второй группы и входу стробироваматора, вход второго слагаемого и вход стробирования второго слагаемого которого являются входом третьего слагаемого и входом стробирования третьего слагаемого блока сумматоров-вычитателей второй группы, вход и выход знакового разряда которого соединены с выходом вычитателя и выходом второго сумматора по модулю два соответственно, а в каждый блок сумматоров вычитателей третьей группы введены третий и четвертый сумматоры, вычитатель, второй и третий сумматоры по модулю два, первые входы которых соединены с выходом знакового разряда второго сумматора,выход которого соединен с входом первого слагаемого третьего сумматора, выход знакового разряда и выход которого подключен к второму входу третьего сумматора по модулю два и входу первого слагаемого четвертого сумматора, выход которого подключен к входу уменьшаемого вычитателя,вхо вычитаемого, вход стробирования вычитаемого и выход которого являются одноименными входами и выходом блока сумматоров-вычитателей третьей группы, вход третьего слагаемого, вход стробирования второго слагаемого и вход знакового разряда третьего слагаемого которого соединены с входами вторых слагаемых с вторбго по четвертый сумматоров, с входов стробирования второго слагаемого первого сумматора и первым входом первого сумматора по модулю два соответственно, выход которого соединен с входом .стробирования второго слагаемого второго сумматора, выход знакового раэ40 ряда первого сумматора подключен к вторым входам первого и второго сумматоров по модулю два, выходы второго и третьего сумматоров по модулю два являются выходами первого и второго знаковых разрядов блока суммато45 ров-вычитателей третьей группы и соединены с входами стробирования вторых слагаемых третьего и четвертого сумматоров соответственно, вход аргумента а вычислителя соединен со сдвигом на 2 i+1 разрядов в сторону младших разрядов (i=1,...,n) с входами первых слагаемых х-х сумматоров первой и второй групп, со сдвигом íà i разрядов в сторону младших разрядов с вхо- 5 дами вторых слагаемых i-x блоков сумматоров-вычитателей третьей группы и со сдвигом íà 2i разрядов в сторону ния вычитаемого j-ro блока сумматоров-вычитателей третьей группы, выход знакового .разряда i-го блока сумматоров-вычитателей второй группы является выходом i-ro разряда значения функции oL вычислителя и подключен к входу стробирования первого слагаемого 3.-ro сумматора первой группы, выходы первого и второго знаковых разрядов i-го блока сумматоров-вычитателей третьей .группы являются выходами i-го разряда первого и второго частных значений функции Й вычислителя и подключены к первому и второму входам стробирования первого слагаемого х-го сумматора второй группы, выходы i-х блоков сумматоров-вычитателей второй и третьей групп подключены к входам первого, слагаемого (i+1)-õ блоков сумматоров-вычитателей второй и третьей групп соответственно, выход

1 суммы i-ro блока сумматоров-вычитателей первой группы подключен к входу второго слагаемого (i+1)-го блока сумматоров-вычитателей первой группы, выход разности i-ro блока сумматороввычитателей первой группы подключен к входам второго и третьего слагаеt

7 126 мых -х блоков сумматоров-вычитателей второй и третьей групп соответственно, выход i-го сумматора первой группы соединен с входом третьего слагаемого д-го блока сумматороввычитателей вто1 ой группы и со сдвигом на один разряд в сторону младших разрядов с входом второго слагаемого

5765 8 (i+1)-го сумматора первой группы,выход i-ro сумматора второй группы соединен с входом вычитаемого i-го блока сумматоров-вычитателей третьей группы и со сдвигом на один разряд в сторону младших разрядов с входом второго слагаемого (i+1)-го сумматора второй группы.

Составитель А. Ушаков

Редактор И,Николайчук Техред В.Кадар Корректор М. Максимишинец

Заказ 5665/46 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород,ул. Проектная, 4