Устройство для вывода информации

 

Изобретение относится к автомаbfnopou И ttftoH чпраЗало чиц . ту «им UKpoJ ЛвЮЩи &44д тике и вычислительной технике и предназначено для вьшода информации на устройства отображения. Целью изобретения является упрощение устройства . Устройство содержит регистры 1, 6, счетчик 2, блок памяти 3, элементы И 4, 8, 9, коммутатор 5, элемент задержки 7 и элемент НЕ 10. Цель достигается введением в устройство элементов И 8, 9 и элемента Ж 10. Это обеспечивает значительное сокращение количества оборудования и работу в режимах Вывод, Вывод с сохранением информации, Вьшод информации из произвольной ячейки памяти. 3 ил. с SS сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ai (19) (И) (51) 4 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3866363/24-24 (22) 12.03.85 (46) 30. 11. 86. Бюл . ) - 44 (71) Специальное конструкторское бюро "Кибернетика" с опытным производством Института кибернетики АН АЗССР (72) О.К. Нусратов, С.Б. Ситков, P.Ê. Симонян и Е.Д. Дворянкина (53) 681.327.21(088.8) (56) Авторское свидетельство СССР

Р 750170, кл. G 06 F 3/04, 1980.

Авторское свидетельство СССР

)1- 1019429, кл. G 06 F 3/04, 1983. (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и предназначено для вывода информации на устройства отображения. Целью изобретения является упрощение устройства. Устройство содержит регистры 1, 6, счетчик 2, блок памяти 3, элементы И 4, 8, 9, коммутатор 5, элемент задержки 7 и элемент HE 10. Цель достигается введением в устройство элементов И 8, 9 и элемента НЕ 10. Это обеспечивает значительное сокращение количества оборудования и работу в режимах Вывод", "Вывод с сохранением информации", "Вывод информации из произвольной ячейки памяти". 3 ил.

Изобретение относится к автомати— ке и вычислительной технике и предназначено для вывода информации на устройства отображения.

Цель изобретения — упрощение уст- 5 ройства.

На фиг. 1 приведена блок-схема предлагаемого устройства для вывода информации; на фиг. 2 — блок-схема блока памяти; на фиг. 3 — блок-схема коммутатора.

УстрОйство для вывода информации (фиг. 1) содержит второй регистр 1, счетчик 2, блок 3 памяти, первый элемент И 4, коммутатор 5, первый регистр 6, элемент 7 задержки, второй 8, третий 9 элементы И, элемент

НЕ 10. Блок памяти (фиг. 2) содержит дешифратор 11, первый 12, второй 13, и-ый 14 элементы памяти. Коммутатор 0 (фиг, 3) содержит элемент НЕ 15, первый 16, второй 17, и-ый 18 элементы 2И-ИЛИ.

Устройство для вывода информации может работать в режимах "Вывод", ст

"Вывод с сохранением информации

"Вывод информации из произвольной ячейки памяти блока памяти, "Вывод информации из зоны памяти блока памяти". 30

Работа устройства для вывода информации в режиме "Вывод" осуществ— ляется следующим образом.

По третьему управляющему входу устройства сигнал уровня одновремен- 35 . но поступает на разрешающий вход элемента И 8 и на управляющий вход счетчика 2, тем самым переводя его в режим "Регистр". По второму управляющему входу устройства сигнал низкого 40 уровня одновременно поступает на управляющий вход блока 3 памяти, переводя его в режим "Хранение", а также— на разрешающий вход первого элемента И 4, проходит через него и посту- 45 пает на управляющий вход коммутатора 5, тем самым запрещая прохождение через него сигналов с группы информационных выходов блока 3 памяти и разрешая прохождение сигналов с группы 50 информационных выходов регистра 1 на группу информационных входов регистра 6. На группу информационных входов регистра l и счетчика 2 по группам информационных входов устройства 55 поступают информационные сигналы, содержащие код информации и код адреса ячейки памяти, а также код режима

35 1 блока 3 памяти Чтение/Запись (коду

"Чтение" соответствует сигнал высокого уровня, коду "Запись" соответствует сигнал низкого уровня). По первому управляющему входу устройства на синхровход счетчика 2 поступает синхроимпульс и тем самым записывает в него код адреса, имеющийся на его группе информационных входов. Этот же синхроимпульс одновременно поступает на информационный вход второго элемента И 8 и на вход элемента 7 за— держки, и так как на разрешающем входе второго элемента И 8 имеется сигнал высокого уровня, то синхросигнал проходит через него и поступает на синхровход регистра l, тем самым записывая в него код информации и код режима блока 3 памяти, имеющиеся на

его группе информационных входов. С выхода элемента 7 задержки задержанный синхросигнал поступает на синхровход выходного регистра 6 и тем самым записывает в него коды, имеющиеся на его обеих группах информационных входов, поступивших с группы информационных выходов коммутатора 5 и с группы информационных выходов счетчика 2, С группы информационных выходов регистра 6 информационные сигналы поступают на группу информационных выходов устройства.

Работа устройства для вывода информации в режиме Вывод с сохранением информации" осуществляется следующим образом.

По третьему управляющему входу устройства сигнал высокого уровня поступает на разрешающий вход элемента И 8 и на управляющий вход счетчика 2, тем самым переводя его в режим

"регистр". По второму управляющемУ входу устройства сигнал высокого уровня одновременно поступает на разрешающий вход элемента И 4 и на управляющий вход блока 3 памяти, при этом последний переходит в режим работы "Запись/Чтение". По группе информационных входов устройства информационные сигналы, содержащие код информации, код режима блока 3 памяти, код адреса, поступают на группу информационных входов регистра 1 и счетчика 2.

По первому управляющему входу устройства одновременно на вход элемента 7 задержки, информационный вход элемента И 8, на синхровход счетчи1273935 ка 2 поступает синхроимпульс, при этом в последний записывается код адреса, имеющийся на его группе инфор— мационных входов. Ввиду того, что на разрешающем входе элемента И 8 имеется сигнал высокого уровня, синхроимпульс проходит через него и поступает на синхровход регистра 1,тем самым разрешая запись в него кода информации и кода режима работы блока 10 памяти Запись", имеющихся на его группе информационных входов. С группы информационных входов регистра 1 сигналы одновременно поступают на группу информационных вхбдов блока 3 tS памяти и на группу информационных входов коммутатора 5, Одновременно с информационного выхода регистра 1 сигнал Запись поступает на информационный вход эле- N мента И 4 и через элемент НЕ 10 на вход элемента И 9. Ввиду того, что на разрешающем входе элемента И 4 имеется сигнал высокого уровня, а на его информационном входе — сигнал 25

"Запись", на выходе формируется сигнал низкого уровня, который поступает на управляющий вход коммутатора 5, тем самьм запрещая прохождение сигнала через него с группы информаци- б онных выходов блока 3 памяти и разрешая прохождение сигнала с группы информационных выходов регистра 1 на группу информационных входов регистра 6. С группы информационных выходов счетчика 2 сигналы одновременно поступают на группу адресных входов блока 3 памяти и на другую группу информационных входов регистра 6.

Синхроимпульс, имеющийся на входе элемента 7 задержки, проходит через нее, одновременно поступает на информационный вход третьего элемента И 9 и на синхровход регистра 6, тем самым разрешая запись кодов, имеющихся 45 на его обеих группах информационных входов, С группы информационных входов регистра 6 сигналы поступают на группу информационных выходов устройства.

Вследствие того, что на разрешающем входе элемента И 9 имеется сигнал высокого уровня, синхроимпульс проходит через него и поступает на другой управляющий вход блока 3 памяти, тем самым разрешая запись кодов, имеющихся на его группе информационных входов в ячейку памяти, адрес которой установлен на группе адресных входов блока 3 памяти.

Работа устройства для вывода информации в режиме Вывод информации из произвольной ячейки памяти блока памяти" осуществляется следующим образом.

По третьему управляющему входу устройства сигнал высокого уровня поступает на разрешающий вход элемента И 8 и на управляющий вход счетчи— ка 2, тем самым переводя его в режим

"Регистр". По второму управляющему входу устройства сигнал высокого уровня одновременно поступает на разрешающий вход первого элемента И 4 и на управляющий вход блока 3 памяти.

При этом последний переходит в режим работы "Запись/Чтение". По группе информационных входов устройства информационные сигналы, содержащие код информации, код режима блока 3 памяти, код адреса, поступают на группу информационных входов регистра 1 и счетчика 2.

По первому управляющему входу устройства одновременно на вход элемента 7 задержки, информационный вход второго элемента И 8 и на синхровход счетчика 2 поступает синхроимпульс, при этом в последний записывается код адреса, имеющийся на его группе информационных входов. Ввиду того, что на разрешающем входе элемента И 8 имеется сигнал высокого уровня, синхроимпульс проходит через него и поступает на синхровход регистра I, тем самым разрешая запись в него кода информации и кода режима работы блока 3 памяти Чтение". С группы информаци— онных выходов реверсивного счетчика 2 сигналы одновременно поступают на группу адресных входов блока 3 памяти и на группу информационных входов регистра 6. С группы информационных выходов регистра 1 сигнал "Чтение" одновременно поступает на информационный вход элемента И 4 и через элемент И 10 на разрешающий вход элемента И 9, тем самым запрещая прохождение через него синхросигнала, поступающего íà его информационный вход с выхода элемента 7 задержки, при этом на выходе элемента И 9 появляется сигнал низкого уровня, который поступает на другой управляющий вход блока 3 памяти и переводит последний

% 1273 в режим "Чтение". При этом из заданной ячейки памяти, адрес которой установлен на группе адресных входов блока 3 памяти, считывается имеющийся там код. Сигналы с группы информационных выходов блока 3 памяти поступают на группу информационных входов коммутатора 5. Ввиду того, что на разрешающем входе элемента И 4 имеется сигнал высокого уровня, а на ин- щ формационный вход поступил сигнал

"Чтение", на его выходе вырабатывается сигнал высокого уровня, который поступает на управляющий вход коммутатора 5 и тем самым запрещает прохождение через него сигналов с группы информационных выходов регистра И и разрешает прохождение сигналов с группы информационных выходов блока 3 памяти на другую группу информационных входов регистра 6. Синхроимпульс, имеющийся на входе элемента 7 задержки, проходит через нее и поступает на синхровход выходного регистра 6, тем самым разрешая запись в него име- 25 ющегося на обеих группах его информационных входов сигнала. С группы информационных выходов регистра 6 информационные сигналы поступают на группу информационных выходов уст- Зп ройства.

Работа устройства для вывода информации в режиме "Вывод информации . из зоны памяти блока памяти" осуществляется следующим образом.

По третьему управляющему входу устройства сигнал высокого уровня поступает на разрешающий вход второго элемента И 8 и на управляющий вход счетчика 2, тем самым переводя его 4g в режим "Регистр". По второму управляющему входу устройства сигнал высокого уровня одновременно поступает на разрешающий вход первого элемента И 4 и на управляющий вход блока 3 45 памяти, при этом последний переходит в режим работы "Запись/Чтение". По группе информационных входов устройства информационные сигналы, содержащие код информации, код режима блока 3 памяти, код адреса, поступают на группу информационных входов регистра. 1 и счетчика 2. По первому управляющему входу устройства одновременно на вход элемента 7 задержки, информационный вход второго элемента И 8 и на синхровход счетчика 2 поступает синхроимпульс, при этом в по935 б следний записывается код адреса, имеющийся на его группе информационных входов. Ввиду того, что на разрешающем входе второго элемента И 8 име- ется сигнал высокого уровня, синхроимпульс проходит через него и поступает на синхровход регистра 1,тем самым разрешая запись в него кода информапии и кода режима работы блока 3 памяти "Чтение", С группы информационных выходов счетчика 2 сигналы одновременно поступают на группу адресных входов блока 3 памяти и группу информационных входов регистра 6. С группы информационных входов регистра I сигнал 1òåíèå одновременно поступает на информационный вход первого элемента И 4 и через элемент НЕ 10 на разрешающий вход элемента И 9, тем самым запрещая прохождение через него синхросигнала, поступающего на его информационный вход с выхода элемента 7 задержки, при этом на выходе третьего элемента И 9 появляется сигнал низкого уровня, который поступает на другой управляющий вход блока 3 памяти, и переводит последний в режим |Чтение". При этом из заданной ячейки памяти, адрес которой установлен на группе адресных входов блока 3 памяти, считывается имеющийся там код. Сигналы с группы информационных выходов блока 3 памяти поступают на группу информационных входов коммутатора 5 ° Ввиду того, что на разрешающем входе элемента И 4 имеется сигнал высокого уровня, а на информационный вход поступил сигнал

"Чтение", то на его выходе вырабатывается сигнал высокого уровня, который поступает на управляющий вход коммутатора 5, тем самым запрещая прохождение через него сигналов с группы информационных выходов регистра 1 и разрешая прохождение сигналов с группы информационных выходов блока 3 памяти на другую группу информационных входов регистра 6 °

Синхроимпульс, имеющийся на входе элемента 7 задержки, проходит через нее и поступает на синхровход регистра 6, тем самым разрешая запись в него кода, имеющегося на обеих группах информационных входов. С группы информационных выходов регистра 6 информационные сигналы поступают на группы информационных выходов устройразрешает запись кода, имеющегося на группе информационных входов выбран ного элемента памяти, в ячейку памяти, адрес которой установлен на группе адресных входов данного элемента памяти.

В режимах Вывод информации из произвольной ячейки памяти блока памяти" и "Вывод информации из эоны памяти блока памяти" по управляющему входу блока 3 памяти сигнал высокого уровня поступает на разрешающий вход дешифратора 11 и тем самым разрешает сигнал "Выборка™ на одном из его выходов, соответствующему коду, имеющемуся на его группе информационных входов. С выхода дешифратора 11 сигнал "Выборка" поступает на управляю7 1273 ства. После этого по третьему управляющему входу устройства сигнал низР кого уровня одновременно поступает на разрешающий вход элемента И 8 и на управляющий вход счетчика 2, тем самым переводя последний в режим

"Счетчик". По первому управляющему входу устройства синхроимпульс одновременно поступает на вход элемента 7 задержки, синхровход счетчика 2 1О и на информационный вход элемента И 8, и так как íà его разрешающем входе

i имеется сигнал низкого уровня, то указанный синхроимпульс не проходит через него, и на выходе второго эле- 15 мента И 8 вырабатывается сигнал низкого уровня, который поступает на синхровход регистра 1 и тем самым запрещает запись в него кода, имеющегося на группе его информационных вхо- 20 дов. Синхроимпульс, имеющийся на синхровходе счетчика 2, наращивает его содержание, и с его группы информационных выходов сигналы поступают на другую группу информационных входов регистра 6 и на группу адресных входов блока 3 памяти. При этом из ячейки памяти, адрес которой установлен на группе адресных входов блока 3 памяти, считывается код. С группы ин- 30 формационных выходов блока 3 памяти сигналы поступают на другую группу входов коммутатора 5., проходят через него и поступают на группу информационных входов регистра 6. 35

С выхода линии задержки синхросигнал поступает на синхровход регистра 6, тем самым разрешая запись в него кода, имеющегося на обеих группах его информационных входов. 40

С группы информационных выходов регистра 6 информационные сигналы поступают на группу информационных выходов устройства. Указанный цикл работы устройства повторяется до тех 45 пор, пока по третьему управляющему входу устройства не поступит сигнал высокого уровня. Данный режим работы устройства для вывода информации позволяет осуществить вывод информа- 50 ции из блока 3 памяти без участия внешнего источника информации.

Работа блока памяти 3 зависит от режима работы устройства и осуществляется следующим образом. 55

В режимах "Вывод", "Вывод с сохранением информации", "Вывод информации из произвольной ячейки памяти

935 8 блока памяти", "Вывод информации из зоны памяти блока памяти" по группе адресных входов блока 3 памяти инI формационные сигналы, определяющие адрес ячейки и номер элемента памяти, поступают из группы адресных входов первого 12, второго 13, и-ого 14 элементов памяти и на группу информационных входов дешифратора 11. По группе информационных входов блока памяти 3 информационные сигналы поступают на группы информационных входов первого 12, второго 13, n-ro 14 элементов памяти. В режиме Вывод" по управляющему входу блока памяти 3 сигнал низкого уровня поступает на разрешающий вход дешифратора 11 и тем самым запрещает выработку сигна ла "Выборка" на выходе, соответствующему коду, имеющемуся на его группе информационных входов. Вследствие этого первый 12, второй 13, п-й 14 элементы памяти работают в режиме

"Хранение".

В режиме Вывод с сохранением информации по управляющему входу блока 3 памяти сигнал высокого уровня поступает на разрешающий вход дешифратора )1 и тем самым разрешает выборку сигнала "Выборка" на одном из выходов, соответствующему коду, имеющемуся на его группе информационных входов. С выхода дешифратора 11 сигнал "Выборка" поступает на управляющий вход соответствующего элемента памяти. По другому управляющему входу блока 3 памяти сигнал "Запись" одновременно поступает на другой управляющий вход первого 12, второго 13, n-ro 14 элементов памяти и тем самым

935 1О группу информационных выходов коммутатора 5.

В предлагаемом устройстве значительно сокращено количество оборудования и тем самым упрощена его схемная реализация.

1273 формула изобретения

Устройство для вывода информации, содержащее два регистра, =четчик, блок памяти, коммутатор, первый элемент И и элемент задержки, вход которого, объединенный со стробирующим входом счетчика, является первым управляющим входом устройства, а выход подключен к стробирующему входу первого регистра, выходы которого являются выходами устройства, входы второго регистра являются информационными входами устройства, выходы группы второго регистра подключены к информационным входам блока памяти и к информационным входам первой группы коммутатора, выходы счетчика соединены с адресными входами блока памяти, выходы которого подключены к информационным входам второй группы коммутатора, выходы которого соединены с информационными входами первой группы первого регистра, выход второго регистра. соединен с первым входом первого элемента И, второй вход щему входу коммутатора сигнала низкого уровня, который одновременно поступает па первые управляющие входы первого 16, второго 17, и-го 18 элементов 2И-ИЛИ и на вход элемен- 30 та НЕ 15, с выхода которого сигнал высокого уровня одновременно поступает на вторые управляющие входы первого 16, второго 17, п-го 18 элементов 2И-ИЛИ, разрешается прохождение сигналов с вторых информационных входов и запрещается прохождение сигнала с первых информационных входов на

a rxo r первого !6, второгo 17, 18 элементов 2И-ИЛИ. С приходом по щ управляющему входу коммутатора 5 сигнала высокого уровня, который одновременно поступает на первые управляющие входы первого 16, второго 17, пго 18 элементов 2И-ИЛИ и на вход 45 элемента НЕ !5 с выхода которого сигнал низкого уровня одновременно поступает на вторые управляющие вхо— ды первого 16, второго 17, и-го 18 элементов 2И-ИН(, разрешается прохож-50 дение сигналов, имеющихся на первых информационных входах и запрещается прохождение сигналов, имеющихся на вторых информационных входах, на выходы первого 16 второго !7, n-ro 18 55 элементов памяти. С выхода первого 16, втрого 17 !1 -го 18 элементов

2И-ИЛИ сигналы поступают на которого является вторым управляющим входом устройства, а выход подключен к управляющему входу коммутатора, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит второй и третий элементы И и элемент НЕ, вход которого соединен с выходом второго регистра, выход — с первым входом третьего элемента И, второй вход которого подключен к выходу элемента задержки, а выход — к первому управляющему входу блока памяти, второй управляющий вход которого является вторым управляющим входом устройства, первый вход второго элемента И и второй его вход, объединенный с управляющим входом счетчика, являются первым и третьим управляющими входами устройства соответственно, выход второго элемента И соединен со стробирующим входом второго регистра, информационные входы второй группы первого регистра соединены с выходами счетчика, входы кото— рого являются адресными входами устройства. щий вход соответствующего элемента памяти. По другому управляющему входу блока 3 памяти сигнал "Чтение" од— новременно поступает на другой управляющий вход первого 12, второго 13, и-го 14 элементов памяти и тем самым разрешает считывание кодов из ячейки памяти, ацрес которой установлен на группе адресных входов избранного элемента памяти. С выходов элементов па-!О мяти информационные сигналы поступают на группу информационных выходов блока 3 памяти.

Работа коммутатора 5 осуществляется следующим образом. !5

По группе информационных входов коммутатора информационные сигналы поступают на вторые информационные входы первого 16, второго 17, п-го 18 элементов 2И-ИЛИ, по другой группе 20 информационных входов коммутатора 5 информационные сигналы поступают на первые информационные входы перво— го 16, второго 17, и-го 18 элементов 2И-ИЛИ. С приходом по управляю- 25

C группо|дотдод с" группы доаодоб ооона1 олиа т на группу 1годод 5пока5

С группы быходоб Жва f

Марупове дхадоб блока Ф

Риз, Я

Составитель И. Ллексеев

Редактор С. Лисина Техред Л.Сердюкова Корректор С. Шекмар

Заказ 6478/47 Тираж б71 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4