Устройство для сопряжения источника и приемника информации

 

Изобретение относится к цифровой вычислительной технике. Может , быть использовано в системах обмена данными в качестве устройства сопряжения различных по скоростным характеристикам источников и приемников информации и обеспечивает доступ к произвольным ячейкам памяти при обмене между источником и приемником информации, работающими на произвольных частотах. Целью изобретения является сокращение аппаратурных затрат устройства. Оно содержит блок оперативной памяти, регистр., четыре формирователя импульса, элемент задержки, два элемента НЕ, два элемента ИЛИ, элемент И, элемент И-ШШ, первую группу элементов И-ИПИ, счетчик. Для достижения цели введены вторая группа элементов И-ИЛИ, третий элемент НЕ и с генератор импульсов. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИС:тИЧЕСКИХ

РЕСПУБЛИК (19) (11) (S1) 4 С 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, - ,l У с

Г

Ф

Н АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3905331/24-24 (22) 30.05.85 (46) 07.12.86. Бюп. У 45 (72) Г.Е.Кривошеин (53) 681.327(088.8) (56) Авторское свидетельство СССР

У 1166125, кл. G 06 F 3/04, 1984.

Авторское свидетельство СССР

У 964649, кл. G 06 F 13/02, 1981. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ (57) Изобретение относится к цифровой вычислительной технике. Может быть использовано в системах обмена данными в качестве устройства сопряжения различных по скоростным характеристикам источников и приемников информации и обеспечивает доступ к произвольным ячейкам памяти при обмене между источником и приемником информации, работающими на произвольных частотах. Целью изобретения является сокращение аппаратурных затрат устройства. Оно содержит блок оперативной памяти, регистр., четыре формирователя импульса, элемент задержки, два элемента НЕ, два элемента ИЛИ, элемент И, элемент И-KlH первую группу элементов И-ИЛИ, счетчик. Для достижения цели введены вторая группа элементов И-ИЛИ, третий элемент НЕ и генератор импульсов. 2 ил.

1275454

Изобретение относится к вычислительной технике и может быть использовано в системах обмена данными в качестве устройства для сопряжения различных по скоростным характеристи- 5 кам источников и приемников информации.

Целью изобретения является сокращение аппаратурных затрат и расширение класса решаемых задач.

На фиг. 1 представлена функцио— нальная схема устройства; на фиг ° 2 временные диаграммы работы устройства.

Устройство содержит (фиг. 1) первый элемент НЕ 1, четвертый формиро ватель 2 импульса, элемент 3 задержки, элементы И 4 и 5 первого и третьего формирователей импульса, генератор 6 импульса, второй элемент НЕ 7, элемент И 8, счетчик 9, первую группу элементов И-ИЛИ 10, второй элемент ИЛИ 11, третий элемент НЕ l2 элемент И-ИЛИ 13, вторую группу элементов НЕ 12, элемент И-ИЛИ 13, вторую группу элементов И-ИЛИ 14, пер вый элемент ИЛИ 15, группу элементов И lá элемент И-HE 17 второго формирователя импульса, блок 18 оперативной памяти, регистр 19, интегри- 30 рующие цепи 20 первого — третьего формирователей импульса, линии 2 1 и 22 выходов синхронизации считывания приемника и записи источника информации, линии 23 и 24 выходов адре- З5 са записи источника н адреса считывания приемника информации, шину 25 начальной установки устройства, линии 26 и 27 информационных выхода источника.и входа приемника информации. 40

Устройство работает следующим образом.

После включения питания по шине 25 выдается обнуляющий сигнал единичного уровня, который подается через эле- 45 мент ИЛИ 15 на вход управления записью — считыванием блока 18, устанавливая его в режим записи, и разрешает прохождение импульсов с выхода генератора б через элемент И-ИЛИ 13 на вход разрешения выборки блока 18 и сигналов с выходов счетчика 9 через элементы И-ИЛИ 14, на адресный вход блока 18, на информационный вход которого с выходов элементов И 16 по55 дается сигнал нулевого уровня.

Таким образом, во время действия обнуляющего сигнала происходит запись нулевой информации в блок 18. Для обнуления всех ячеек памяти необходимо обеспечить такое соотношение между периодом импульсов, вырабатываемых генератором 6, и длительностью сигнала обнуления, при котором счетчик 9 за время действия сигнала обнуления производил бы перебор всех кодовых комбинаций.

После окончания обнуляющего сигнала на выходе элемента НЕ 12 вырабатывается сигнал логической единицы, который разрешает прохождение сигналов с выходов элемента И-ИЛИ 10 через элементы И-ИЛИ 14 на адресный вход блока 18, сигналов с линий 26 через элементы И 16 на информационный вход блока 18, сигнала с выхода элемента ИЛИ 11 через элемент И-ИЛИ 13 на вход разрешения выборки блока 18.

С помощью цепей 20, подключенных к входам элементов И 4 и 5 и И-НЕ 17, осуществляется задержка смены состояний выходов указанных элементов при смене уровней входных сигналов с нулевого на единичный. Величины сопротивлений резисторов цепей 20 должны быть такими, чтобы протекающий через них обратный входной ток логического элемента, например элемента И 5, обеспечивал падение напряжения, соответствующее напряжению логической единицы. При наличии на входе элемента И5 сигнала нулевого уровня потенциал другого входа, к которому подключена цепь 20, также равен нулю, так как за счет вытекающего тока логического нуля напряжение источника питания падает на резисторе в цепи базы многоэмиттерного транзистора логического элемента И 5. Конденсатор разряжен через параллельно подключенный резистор. В момент поступления на вход сигнала единичного уровня начинается заряд конденсатора током, вытекающим с входа логического элемента И 5 ° При этом выход элемента И 5 не меняет своего состояния до тех пор, пока конденсатор не зарядится до напряжения, равного порогу срабатывания. При смене уровня входного сигнала с единичного на нулевой задержка смены состояния выхода определяется только внутренней задержкой переключения логического элемента И 5.

Во время отсутствия синхроимпульса считывания на линии 2 1 сигнал ну1275454 левого уровня с выхода формировате— ля 2 через элемент 3 задержки подается на вход элемента НЕ 7. Сигнал единичного уровня с выхода элемента НЕ 7 подается через элемент ИЛИ 15 на 5 вход управления записью — считыванием блока 18, удерживая его в режиме записи, а также разрешает прохождение сигналов адресного кода записи, выдаваемого источником информации на линию 23, через элементы И-ИЛИ 10 и 14 на адресный вход блока 18. Сигнал нулевого уровня с выхода формирователя 2 подается также через элемент И 5 на вход элемента ИЛИ 11. На 5 вход элемента И 8 с выхода элемента

И4 подается сигнал логической единицы.

Запись информации, принимаемой из источника на линии 26, осуществ- 20 ляется по синхроимпульсу записи, который принимается на линию 22 и через элементы И 8, ИЛИ 11 и И-ИЛИ 13 подается на вход разрешения выборки блока 18. 25

Считывание информации приемником осуществляется следующим образом (фиг. 2с) .

Во время отсутствия синхроимпульсов записи на линии 22 на.вход эле30 мента ИЛИ 11 с выхода элемента И 8 подается сигнал логического нуля. По переднему фронту синхроимпульса считывания, поступающего из приемника информации по линии 2 1, формирователь 2 вырабатывает импульс, который через элемент 3 задержки поступает на вход элемента НЕ 7, на вход элементов И-ИЛИ 10 и на вход элемента ИНЕ 17. Во время действия этого импуль| са на адресный вход блока 18 через элементы И-ИЛИ 10 и 14 подаются сигналы адресного кода считывания, поступающего из приемника информации по линии 24, а блок 18 устанавливает-45 ся в режим считывания сигналом нулевого уровня с выхода элемента ИЛИ 15.

На вход разрешения выборки блока 18 через элементы ИЛИ 11 и И-.ИЛИ 13 подается сигнал, полученный в резуль- 0 тате задержки переднего фронта импульса с выхода формирователя 2 элементом И 5 с цепью 20 на входе. Во время действия этого сигнала на выходе блока 18 присутствует информа- 55 ция опрашиваемой ячейки, которая записывается в регистр 19 по отрицательному перепаду импульса нулевоro уровня с выхода элемента И-НЕ 17, полученного в результате задержки переднего фронта и инверсии импульса с выхода элемента 3 задержки.

Так как источник и приемник информации могут работать на произвольных частотах, то синхроимпульсы записи и считывания могут совпадать во времени.

Рассмотрим ситуацию (фиг. 26), когда синхроимпульс считывания поступает по линии 2 1 во время записи информации. В этот момент выходы элементов И4 и 8 переходят в нулевое состояние. Сигнал логической единицы на выходе элемента И 5 появляется относительно переднего фронта импульса с выхода формирователя 2 с задержкой, определяемой емкостью конденсатора цепи 20. На время этой задержки на выходе элемента ИЛИ 11 вырабатывается сигнал нулевого уровня, после чего выход элемента ИЛИ 11 возвращается в единичное состояние.

В момент окончания импульса на выходе формирователя 2 на выходе элемента И 5 появляется сигнал логического нуля. На выходе элемента И 4 продолжает оставаться сигнал логического нуля sa счет задержки, определяемой емкостью конденсатора цепи 20, подключенной к входу элемента 4. На время этой задержки выход элемента И 8 продолжает оставаться в нулевом состоянии, а на выходе элемента ИЛИ 11 вырабатывается сигнал логического нуля, после чего выход данного элемента возвращается в единичное состояние. Во время действия сигнала единичного уровня с выхода элемента 3 задержки блок 18 переводится в режим считывания, а на адресный вход блока 18 подаются сигналы адресного кода считывания с линией 24 через элементы И-ИЛИ 10 и 14.

Во время смены адресных кодов sanucu — считывания и во время смены режима "Запись-считывание" сигнал на входе разрешения выборки блока 18 отсутствует. Тем самым исключается возможность искажения информации как при записи, так и при считывании.

Запись и считывание информации обеспечиваются при любом временном положении синхроимпульсов записи и считывания относительно друг друга.

В случае, рассмотренном выше (фиг.28), происходит приостановка режима запи1275454

20 время задержки элемента 3 задержки; время задержки заднего фронта импульса элементом И 4; время задержки переднего фронта импульса элементом и 53 время задержки переднего фронта импульса элементом

И-НЕ l7. где 7

30

Формула изобретения

Устройство для сопряжения источника и приемника информации, содержащее регистр, выход которого соединен с информационным входом,,приемника ин- щ формации, а информационный вход — с выходом блока оперативной памяти, первую группу элементов И-ИЛИ, счетчик, соединенный выходом с первыми информационными входами элементов

И-ИЛИ первой группы, выходы которых подключены к адресному входу блока .оперативной памяти, элемент задержки, четыре формирователя импульса, два элемента ИЛИ, два элемента НЕ, элемент И и элемент И ИЛИ, причем выход первого элемента НЕ соединен через первый формирователь импульса с первым входом элемента И, вход управления записью считыванием блока .55 оперативной памяти соединен с выхоси на время считывания, а затем возобновление записи. Если синхроимпульс записи поступает во время действия син:сроимпульса считывания, то начало записи задерживается до окончания считывания. В случае, когда начало синхроимпульса .считывания совпадает с концом синхроимпульса записи, запись заканчивается в момент поступления синхроимпульса считывания без возобновления °

Для обеспечения надежной записи информации необходимо, чтобы импульс, вырабатываемый формирователем 2, бьж, по крайней мере, вдвое короче синхро- 5 импульса записи. Кроме того, необходимо выдержать следующие временные соотношения.: чом первого элемента ИЛИ, первый вход второго элемента ИЛИ подключен к выходу элемента И, о т л и ч а ющ е е с я тем, что, с целью сокращения аппаратурных затрат устройства, в него введены генератор импульсов, третий элемент НЕ, группа элементов И и вторая группа элементов ИИЛИ, причем синхровход регистра соединен через второй формирователь импульса с выходом элемента задержки и через второй элемент HE — с первым входом первого элемента ИЛИ и первыми разрешающими входами элементов

И-ИЛИ второй группы, вторые разрешающие входы и выходы которых подключены соответственно к выходу элемента задержки и вторым информационным входам элементов И-ИЛИ первой группы, первые разрешающие входы которых соединены с шиной начальной установки устройства, вторым входом первого элемента ИЛИ, первым разрешающим входом элемента И-ИЛИ и входом третьего элемента НЕ, выходом подключенного к вторым разрешающим входам элемента И-ИЛИ, элементов И-ИЛИ первой группы и разрешающими входами элементов И группы, информационные входы которых подключены к информационному выходу источника информации, а выходы — к информационному входу блока оперативной памяти, входом разрешения выборки, соединенного с выходом элемента И-ИЛИ, первый информационный вход которого объединен с входом счетчика и подключен к выходу генератора тактовых импульсов, второй информационный вход элемента И-ИЛИ соединен с выходом второго элемента

ИЛИ, второй вход которого соединен через третий формирователь импульса с входами первого элемента НЕ и элемента задержки и выходом четвертого формирователя импульса, входом соединенного с выходом синхронизации считывания приемника информации, второй вход элемента И и первые информационные входы элементов И-ИЛИ второй группы подключены соответственно к выходам синхронизации записи и адреса записи источника информации, вторые информационные входы элементов И-ИЛИ второй группы подключены к выходу адреса считывания приемника информации.

1275454

1275454

Составитель В. Вертлиб

Редактор В.Иванова Техред В.Кадар Корректор Г.Решетник

Заказ 6562/41 Тираж 67 1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул.Проектная, 4