Устройство для коммутации периферийных устройств

 

Изобретение относится к вычислительной технике и предназначено для управления внешними по отношенюо к центральному процессору устройствами в ЭВМ. Целью изобретения является повьгаение гибкости реконфигурации. Устройство содержит блок управления 2, К-1 шинных формирователей 1, шину данных , состоящую из микрошин 3, 4, К 1 рупп периферийных устройств 5, 6, шину адреса 7, шины 8 записи и 9 чтения, постоянную память 10 с выходами 11-14, блок 15 обработки данных. 2 ил. i (Л срие: 1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕС0УБЛИН

0Ю (11) (594 G 06 F 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

00 делАм изОБРетений и ОтнРытий (21) 3725675/24-24 (22) 11.04.84 (46) 15.12.86. Бюл № 46 (71) Институт электродинамики АН УССР (72) А,К.Шидловский, В.Б.Павлов, В.M.Ñêèäàíoâ, А.В.Денисенко и В.Н.Литвиненко (53) 681.326 (088.8) (56) Соучек Б. Микропроцессоры и микро-ЭВМ/ Пер. с англ. Под. ред. А.И.Петренко. М.: Сов. радио., 1979.

Электроника, ¹ 55, 1983, с. 75. (54) УСТРОЙСТВО ДЛЯ КОММУТАЦИИ ПЕРИФЕРИЙНЫХ УСТРОЙСТВ (57) Изобретение относится к вычислительной технике и предназначено для управления внешними по отношению к центральному процессору устройствами в ЭВМ. Целью изобретения является аовьппение гибкости реконфигурации.

Устройство содержит блок управления 2, К-1 шинных формирователей 1, шину данных, состоящую из микрошин 3, 4, К групп периферийных устройств 5, 6, шину адреса 7, шины 8 записи и 9 чтения, постоянную память 10 с выходами 11-14, блок 15 обработки данных. 2 ил.

1 127 .Изобретение относится к вычислительной технике и предназначено для управления внешними по отношению к центральному процессору устройствами в 38М.

Целью изобретения является повышение гибкости реконфигурации.

На фиг. 1 представлена схема устройства; на фиг. 2 — временная диаграмма работы устройства.

Устройство содержит К-1 шинных формирователей 1, блок 2 управления, шину данных, состоящую иэ микрошин

3 и 4, К групп периферийных устройств

5 и 6, шину 7 адреса, шины 8 записи и 9 чтения, постоянную память 10 с выходами Ъ! — 14, блок 15 обработки данных.

Блок 2 управления и блок 15 обработки данных в совокупности представляют собой микропроцессор 580ИК80.

Устройство работает следующим образом.

В режиме единой шины данных блок 2 по управляющим разрядам шины 7 адреса в виде двоичного кода указывает о режим единой шины данных и адрес устройства, с которым будет произведен обмен информацией. Запрограммированная память 10 по этому коду активизирует выход 11, который пос редством двунаправленных шинных формирователей 1 объединяет микрошины 3 и 4 в единую шину данных. Если выбираемое устройство относится к первой группе устройств 5, то память 10 одним из выходов 12 активизирует вход выбора необходимого устройства, с которым блок 2 производит обмен информацией с помощью шин 9 чтение и 8 записи. Если выбираемое устройство 6 относится не к первой группе, то с приходом сигналов по шине 9 или 8 память 10 выходом 14 или !3 активизирует вход чтения или записи необходимого устройства. Передача информации между этим устройством и блоком 15 обеспечивается тем, что вход выбора этого устройства всегда находится в активном состоянии, а двунаправленные шинные формирователи 1 переключаются в нужное направление по сигналу блока 2 на шине 9 чтения.

В режиме разделенной шины данных память 10 по коду, установленному блоком 2 на управляющих разрядах шины 7 адреса, информационным выходом 11 переводит шинные формировате"

7120 2

30 Как отмечено выше, одним иэ отличительных признаков изобретения является подключение к адресным вхо35

55 ли 1 в высокаимпеданснае состояние, разбивая тем самым шину данных на

К независимых микрашин. Одновременна память 10 одним из выходов 12 активизирует выход выбора устройства 5 первой группы для обмена информацией с блоком 15 и некоторыми иэ выходов 14 активизирует входы чтения к-1 устройств (по одному в каждой группе, кроме нулевой).

С появлением сигналов на шине

9 чтения или 8 записи происходит передача информации между выбранным устройством 5 первой группы и блоком 2. Одновременно память 10 некоторыми из выходов 13 активизирует входы записи К-1 устройств (по одному в каждой группе, кроме первой и кроме тех устройств, у которых активизирован вход чтения). В результате одновременно с передачей информации па первой микрошине 3 между блоком

15 и устройством 5 первой группы происходит еще К-1 пересылок по остальным микрошинам 4, причем источник и приемник информации в каждой группе может быть произвольно выбран программой. дам памяти 10 выходов управления блока 2 (шины 8 записи и 9 чтения) и формирование на информационных выходах этой памяти сигналов чтения (шина 14) и записи (шина 13) в периферийные устройства 6. В силу того, что запрограммированная память 10 представляет собой

В комбинационную схему по преобразованию кодов, поступающих на его адресные входы, указанные сигналы на выходах

13 и 14 жестко связаны по времени с адресными разрядами и шинами 8 записи и 9 чтения памятью 10. Поскольку состояние шины 7 адреса остается неизменным на протяжении всего цикла обращения блока 2 к периферийному устройству, обмен данными между двумя устройствами 6 в каждой группе начинается и завершается в течение этого цикла (в режиме разделенной шины данных), Другими словами, обмен данными по всем микрошинам осуществляется синхронно в течение обычного цикла обращения процессора к периферийному устройству. Следовательно, вмешательства блока 2 в обмен данными не происходит.

3 1277

Работа устройства поясняется при-. веденной на фиг. 2 временной диаграммой, где Т вЂ” величина задержки, вносимая в память 10. Очевидно, что для уверенной передачи данных по каж- 5 дой микрошине 4 необходимо, чтобы в каждой группе устройств 6 сигнал записи 13 в устройство-приемник информации был "вложен" в сигнал чтения 14 из устройства-источника. Это дости- f0 гается программированием памяти .0 таким образом, чтобы выходы 14 находились в комбинационной зависимости только от тех входов, к которым подключены разряды шины 7 адреса, а вы- 15 ходы 13 зависели, кроме того, от шины 8 записи во время выполнения процессором 2 цикла записи в периферийное устройство и шины 9 чтения во время выполнения цикла считыва- 20 ния из периферийного устройства, При этом длительность сигналов 14 равна длительности цикла обращения процессора к периферийному устройству, а сигналов 13 — длительности сигналов 25 с шин 8 и 9. Для того, чтобы устройства 6 могли управляться только по входам записи и чтения, они всегда должны находиться в выбранном состоянии, но открывать свои выходные бу- 30 феры только по сигналу чтения.

Формула изобретения

Устройство для коммутации периферийных устройств, содержащее блок управления, постоянную память, причем первая группа информационных вы-. ходов постоянной памяти подключена щ к входам выборки соответствующих периферийных устройств первой группы, группа адресных входов постоянной памяти соединена с группой адресных вы120 4 ходов блока управления и подключена к адресным входам периферииных устройств групп, о т л и ч а ю щ е е с я тем, что, с целью повышения гибкости реконфигурации, в него введены К-1 шинных формирователей, причем входы управления направления передачи

К-1 шинных формирователей объединены с первым адресным входом постоянной памяти и входами чтения периферийных устройств первой группы и подключены к выходу чтения блока управления, второй адресный вход постоянной памяти соединен с выходом записи блока управления и подключен к вхо" дам записи периферийных устройств первой группы, вторая группа информационных выходов постоянной памяти подключена к входам чтения периферийных устройств с второй по К-ю группы, третья группа информационных выходов постоянной памяти подключена к входам записи периферийных устройств с второй по К-ю группы, первый информационный вход-выход первого шинного формирователя является информационным входом-выходом устройства и подключен к информационным входам-выходам периферийных устройств первой группы, второй информационный вход-выход z-ro шинного формирователя (i=1 К-1) соединен с первым информационным входом-выходом (i+1)-го шинного формирователя и подключен к информационным входамвыходам периферийных устройств (i+1)-й группы, второй информационный вход-выход (К-1)-го шинного формирователя подключен к информационным входам-выходам периферийных устройств К-й группы, при этом информационный выход постоянной памяти соединен с разрешающими входами (К-1) шинных формирователей.

1277120 йУьмо сTФ РРс

3<пи % МУ

Fme+u

74 +

/ eau

Составитель Пестмал .

Редактор И Рыбченко Техред И.Попович, Корректор Л.Пилипенко

Заказ 6668/43 . Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам открытий и изобретений

113035, Москва, Ж-35, Раушская наб. д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4