Запоминающий элемент

 

Изобретение относится к вычислительной технике и может быть использовано при создании мaлoмoro ;Ь x оперативггых запоминающих устройств, в частности вентильных запоминающих устройствJ время выборки и потребляемая мощность которых может варьироваться в широких пределах за счет изменения напряж - шя низковольтного источника питания. Целью изобретения является упрощение запоминающего элемента и yMeHbraeifme потребляемой мощности. Существо предложения состоит в новой организации связей между вентилями, позволившей уменьшить их число до четырех Е запоминаю1- ;ем элементе выход первого вентиля соединен с первыми входами второго и третьего вентилей, выход второго вентиля соединен с первым входом четвертого вентиля, выход которого соединен с вторым входом второго вентиля, -первый вход первого вентиля является первым управляющим входом запоминающего элемента и соединен -с вторым входом третьего вентиля , выход которого соединен с вторым входом четвертого вентиля. Новым в запоминающем элементе является то, что выход второго вентиля соединен также с вторым входом первого вентиля , выход четвертого вентиля соединен также с третьим входом третьего вентиля, выход которого соединен также с третьим входом первого вент1-шя, третьи входы второго и четвертого вентилей являются соответственно вторым и третьим управляющими входами запоминающего элемента, причем информационным выходом запоминающего элемента является выход первого (или третьего) вентиля, благодаря че- 1 достигается упрощение элемента и уменьшение потребляемой мощности. Кроме того, представлены варианты организации структуры запоминающего элемента при использовании дополнительного инверсного выхода, при использовании вентилей интегральной инжекционной логики, комплементарной логики с переключением постоянного тока, инжекционно-полевой логики. 4 з,п,ф-лы, 4 ил. . i (Л к о ;о

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 С 11 С 11/34

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ поминапцем элементе выход первого вентиля соединен с первыми входами второго и третьего вентилей, выход второго вентиля соединен с первым входом четвертого вентиля, выход которого соединен с вторым входом второго вентиля, первый вход первого вентиля является первым управляющим входом запоминающего элемента и соединен с вторым входом третьего вентиля, выход которого соединен с вторым входом четвертого вентиля. Новым в запоминающем элементе является то, что выход второгс вентиля соединен также с вторым входом первого вентиля, выход четвертого вентиля соединен также с третьим входом третьего вентиля, выход которого соединен также с третьим входом первого вентиля, третьи входы второго и четвертого вентилей являются соответственно вторым и третьим управляющими входами запоминающего элемента, причем информационным выходом запоминающего элемента является выход первого (или третьего) вентиля, благодаря чему достигается упрощение элемента и уменьшение потребляемой мощности.

Кроме того, представлены варианты организации структуры запоминающего элемента при использовании дополнительного инверсного выхода, при использовании вентилей интегральной инжекционной логики, комплементарной логики с переключением постоянного тока, инжекционно-полевой логики.

4 з.п.ф-лы, 4 ил, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3516342/24-24 (22) 02. 12. 82 (46) 15.12.86.Бюл- № 46 (71) Московский ордена Трудового

Красного Знамени физико-технически"=. институт (72) А.И.Белоус, В.М.Клименко, С.П.Попоков, 10.П.Попов, А.И.Сухопаров и Г,И.Фурсин (53) 681.327.67 (088.8) (56) Валиев К.А., Орликовский А.А.

Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах. М.: Советское радио, 1979, с,296, Авторское свидетельство СССР

¹ 812051, кл. G 11 С 11/34, 1977, Авторское свидетельство CCCP № 769626, кл. G I) С 11/34, 1977, (54) ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ (57) Изобретение относится к вычислительной технике и может быть использовано прн создании маломощных оперативных запоминающих устройств. в частности вентильных запоминающих устройств, время выборки и потребляемая мощность которых может варьироваться в широких пределах за счет изменения напряж. ;ля низковольтного источника питания. Целью изобретения является упрощение запоминающего элемента и уменьшение потребляемой мощности. Существо предло-жения состоит в новой органи-.loèÿ связей между вентилями, позволившей уменьшить их число до четырех. В за„„Я0„„1277209 A 1

1277209

1О

50

Изобретение относится к вычислительной технике и может быть использовано при создании маломощных оперативных запоминающих устройств, в частности вентильных запоминающйх устройств, время выборки и потребляемая мощность которых может варьироваться в широких пределах за счет изменения напряжения низковольтного источника питания.

Целью изобретения является упрощение запоминающего элемента и уменьшение потребляемой мощности.

На фиг.1 представлена функциональная схема запоминающего элемента; на фиг, 2 — электрическая схема запоминающего элемента при его реализации на вентилях интегральной инжекционной логики с входными диодами Шоттки; на. фиг. 3 — электрическая схема запоминающего элемента на вентилях комплементарной логики с переключением постоянного тока; на фиг.

4 — электрическая схема запоминающего элемента на вентилях инжекционнополевой логики с входными диодами

Шоттки.!

Запоминающий элемент (фиг, 1) содержит четыре трехвходовых инвертирующих вентиля 1,2,3 и 4. Выход 5 вентиля 1 соединен с первым входом

6 вентиля 2 и с первым входом 7 вентиля 3. Выход 8 вентиля 2 соединен с первым входом 9 вентиля 4, выход

10 которого соединен с вторым входом

11 вентиля 2, Первый вход 12 вентиля 1 является первым управляющим входом 13 запоминающего элемента и соединен с вторым входом 14 вентиля 3, выход 15 которого соединен с вторым входом 16 вентиля 4. Выход 8 вентиля 2 соединен также с вторым входом 17 вентиля 1. Выход 10 вентиля 4 соединен также с третьим входом 18 вентиля 3, выход 15 которого соединен также с третьим входом

19 вентиля 1. Третий вход 20 вентиля 2 и третий вход 21 вентиля 4. являются соответственно вторым 22 и третьим 23 управляющими входами запоминающего элемента. Информационным выходом 24 (25) запоминающего элемента является выход 5 (15) вентиля 1 (3). По отношению к информационному выходу 24 информационный выход 25 является инверсным.

Запоминающий элемент работает следующим образом.

При наличии на управляющих входах

13,22 и 23 напряжения логической единицы запоминающий элемент устанавливается в одно из двух возможных устойчивых состояний. Появление напряжения логического нуля на управляющем входе 22 или на управляющем входе 23 при напряжении логической единицы на управляющем входе 13 не изменяет состояние информационного выхода 24 (или 25), причем после исчезновения напряжения логического нуля на входе 22 (или 23) запоминающий элемент возвращается в исходное состояние. Таким образом, при наличии напряжения логической единицы на управляющем входе 13 запоминающий элемент хранит ранее записанную информацию, а перезапись информации с помощью управляющих сигналов на входах 22 и 23 невозможна, При наличии на управляющих входах 22 и 23 напряжения логической единицы и появления напряжения логического нуля на входе 13 на выходах

24 и 25 устанавливается напряжение логической единицы, а напряжения на выходах 8 и 10 (вентиля 2 и вентиля

4 соответственно) не изменяются.После появления на управляющем входе

13 напряжения логической единицы запоминающий элемент у танавливается в исходное состояние. Таким образом, при наличии на управляющих входах 22 и 23 напряжения логической единицы независимо от напряжения на управляющем входе 13 запоминающий элемент хранит ранее записанную информацию, однако ее считывание с информационного выхода 24 (или 25) возможно только при наличии на управляющем входе 13 напряжения логической единицы, Если с выхода 24 (или 25) считывается прямое значение информационного сигнала, то с выхода 25 (или 24) - его инверсное значение, Запись информации в запоминающий элемент осуществляется при наличии на управляющем входе 13 напряжения логического нуля (при этом на выходах 5 и 15 вентиля 1 и вентиля 3 соответственно устанавливается напряжение логической единицы) подачей напряжения логического нуля на управляющий вход 22 или на управляющий вход 23. Одновременная подача .напряжения логического нуля на вхо1277209 ды 22 и 23 запоминающего элемента запрещена.

Формула изобретения

1. Запоминающий элемент, содержащий четыре многовходовых инвертирующих вентиля, причем выход первого вентиля соединен с первыми входами второго и третьего вентилей, выход второго вентиля соединен с первым входом четвертого вентиля, выход которого соединен с вторым входом второго вентиля, первый вход первого вентиля является первым управляющим входом запоминающего элемента и соединен с вторым входом третьего вентиля, выход которого соединен с вторым входом четвертого вентиля, а так. же второй и третий управляющие входы и информационный выход, о т л и— ч а ю шийся тем, что, с целью упрощения и уменьшения потребляемой мощности, выход второго вентиля сое25 динен также с вторым входом первого вентиля, выход четвертого вентиля соединен также с третьим входом третьего вентиля, выход которого соединен также с третьим входом первого вентиля, третьи входы второго и четвертого вентилей являются соответственно вторым и третьим управляющими входами запоминающего элемента, причем информационным выходом запоминающего элемента является 35 выход первого (или третьего) вентиля.

2. Элемент по п.1, о т л и ч а ю шийся тем, что, выход третьего (или первого) вентиля является 40 дополнительным (инверсным) информационным выходом запоминающего элемента.

3. Элемент по пп.1 и 2, о т л и-, ч а ю шийся тем, что инвертирую-45 щие вентили являются вентилями интегральной инжекционной логики с входными диодами Шоттки, причем каждый вентиль содержит переключающий п-р-п-транзистор, токозадающий рп-р-транзистор, три входных диода

Шоттки, катоды которых являются соот-. ветствующими входами вентиля, а аноды соединены с базой переключающего транзистора и с коллектором токоэадающего транзистора, эмиттер котороro соединен с источником питания положительной полярности, а база соединена с источником питания отрицательной полярности и с эмиттером переключающего транзистора, коллектор которого является выходом вентиля.

4. Элемент по пп, 1 и 2, о т л ич а ю шийся тем, что инвертирующие вентили являются вентилями комплементарной логики с переключением постоянного тока, причем каждый вентиль содержит переключающий п-р-п-транзистор, токозадающий р-п-р-транзистор, три.входных диода (11оттки, катоды которых являются соответствующими входами вентиля, а аноды соединены с базой переключающего транзистора и с коллектором токозадающего транзистора, эмиттер которого соединен с источником питания положительной полярности, а база — с источником опорного напряжения, эмиттер переключающего транзистора соединен с источником питания отрицательной полярности, коллектор переключаюыего транзистора является выходом вентиля.

5, Элемент по пп. 1 и 2, о т л ич а ю шийся тем, что инвертирующие вентили являются вентилями инжекционно-полевой логики с выходными диодами Шоттки, причем каждый вентиль содержит переключающий и-канальный полевой транзистор с управляющим р-п-переходом, токозадающий р-п-р-транзистор, три входных диода

Шоттки, катоды которых1являются соответствующими входами вентиля, а аноды соединены с затвором переключающего транзистора и с коллектором токозадающего транзистора, эмиттер которого соединен с источником питания положительной полярности, а база — с источником питания отрицательной полярности и с истоком переключающего транзистора, сток которого является выходом вентиля.!

277209

1277209

cpvc4.

Составитель И.Андреева

Техред И.Попович

Редактор А.Лежнина

Корректор И,Зрдейи

Заказ б674/47

Подписное

Тираж 543

ВНИ11ПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Z(-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãîðîä, ул.Проектная, 4