Устройство для сопряжения абонентов с цвм

 

Изобретение относится к области вычислительной техники, в частности к устройствам для сопряжения абонентов с ЦВМ, и может быть ис . пользовано в информационно-управляющих автоматизированных системах. Целью изобретения является повышение быстродействия устройства.Устройство содержит первый, второй блоки синхронизации, первый, второй регистры, блок памяти, аналого-цифровой преобразователь, коммутатор,блок усилителей, счетчик, триггер, арифметический блок, блок модификации адреса, первый, второй элементы И, с первого по третий элементы ИЛИ. Устройство обеспечивает прием и преобразование в цифровую форму акалоговых сигналов абонентов ЦВМ и запись полученных значений в память, откуда они могут быть считаны ЦВМ. 4 ил. О & 00 а оэ

СОЮЗ СОВЕТСИИХ

СОЦИАЛИСТИ ЕСНИХ

РЕСПУБЛИН (5д 4 0 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2l) 3895594/24-24 (22) 15.05.85 (46) 23.12,86. Бюл. В 47 (72) В.П.Анциферов, В.И.Латьпцев, Э,В.Рыков и В.Ф.Тараев (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 881722, кл. G 06 F 3/04, 1981, Авторское свидетельство СССР

Ф 641437, кл. G 06 F 3/04, 1979. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ АБОНЕНТОВ С ЦВМ (57) Изобретение относится к области вычислительной техники, в частности к устройствам для сопряжения абонентов с ЦВМ, и может быть использовано в информационно-управляю„„SU„„3278863 А1 щих автоматиэировапных системах.

Целью изобретения является повышение быстродействия устройства,Устройство содержит первый, второй блоки синхронизации, первый, второй регистры, блок памяти, аналого-цифровой преобразователь, коммутатор, блок усилителей, счетчик, триггер, арифметический блок, блок модификации адреса, первый, второй элементы И, с первого по третий элементы ИЛИ.

Устройство обеспечивает прием и преобразование в цифровую форму аналоговых сигналов абонентов 1IBI и запись полученных значений в память, откуда они могут быть считаны ЦВМ.

4 ил.

1 278863

Изобретение относится к вычислительной технике, в частности к устройствам для сопряжения абонентов с

ЦВМ, и может быть использовано в информационно-управляющих системах.

Цель изобретения — повышение быстродействия устройства °

На фиг. 1 представлена структурная схема устройства, на фиг, 2 схема блока синхронизации, на фиг.3- Ю схема арифметического блока, на фиг, 4 — схема блока модификации.

Устройство для сопряжения абонен-. тов с ЦВМ содержит блок 1 управления, вход 2 запуска устройства, первый регистр 3, вход 4 адреса канала устройства, арифметический блок 5, информационный выход 6 устройства,второй регистр 7„ блок 8 памяти, блок

9 модификации адреса, блок 10 синх- 20 ронизации, счетчик 11, состоящий иэ младших разрядов 12 и старших разрядов 13, коммутатор 14, аналого-цифровой преобразователь 15, триггер

16, первый элемент И 17, второй элемент И 18, первый элемент ИЛИ 19, второй элемент ИЛИ 20, третий элемент ИЛИ 21, блок 22 усилителей.

Блок синхронизации содержит (фиг ° 2) датчик 23 тактов, опреде- 30 ляющий последовательность выполнения элементарных операций, схемы 24 обьединения сигналов, поступающих для выполнения одинаковых элементарных операций, схему 25 пуска-останова, регламентирующую начало и конец работы блока синхронизации по программе, и генератор 26, задающий тактовую частоту работы блока синхронизации. 40

Блок управления или блок синхронизации, первь1м обратившийся в блок

8 памяти, выдает сигналы 27 и 28 занятости в другой блок, который может обратиться к блоку 8 памяти после4 снятия этих сигналов.

Арифметический блок S (фиг. 3) содержит сумматор 29, регистры 30 и 31 для хранения чисел, над которыми производятся действия, и регистр

32 результата для запоминания полу1 чаемого результата, Управляющие сигналы, поступающие по шине 33, управляют записью входной информации, по" ступающей через элемент ИЛИ 34 в регистр 30 и в регистры 31 и 32, и выполнением элементарных операций.

Блок 9 модификации адреса предназначен для формирования нового кода адреса на базе основного кода адресаа ° Он содержит (фиг, 4) регистр

35 адреса, триггер 36 модификации.

Коды старших разрядов 13 счетчика

) 1 и первого регистра 3, поступающие по входным шинам 37 и 38, записываются в регистр 35 адреса через элемент

ИЛИ 39. Управляющие сигналы, поступающие по шине 40, управляют записью в регистр 35 адреса и состоянием триггера 36 модификации. Кодом адреса является выходной код регистра

35 адреса и триггера 36, поступающий в блок 8 памяти по шине 41 ° Модификация адреса 41 в этой схеме осуществляется изменением состояния ( триггера 36 °

Устройство работает следующим образом °

Блок 10 синхронизации вырабатывает импульсы стабильной частоты, поступающие на счетчик 11, код которого характеризует текущее время. Старшие разряды 13 счетчика 11 управляют работой коммутатора 14, который осуществляет подключение определенного канала аналогового ввода к входу аналого-цифрового преобразователя

15. Поэтому код старших разрядов 13 счетчика 11 является кодом номера подключаемого канала аналогового ввода и одновременно кодом времени окончания преобразования предыдущего номера канала. Время преобразования аналого-цифрового преобразователя 15 по каждому из каналов равно периоду следования сигналов. переполнения младших разрядов 12 счетчика 11.

Частота повторения состояний старших разрядов 13 )1 постоянна и, следовательно, каналы аналогового ввода циклически подключаются к входу аналого-цифрового преобразователя 15.

После окончания преобразования

К-й аналоговой величины сигнал переполнения младших разрядов 12 счетчика 11 включает в работу блок 10 синхронизации, который устанавливает триггер 16 в единичное состояние, и полученный код аналоговой величины с выхода аналого-цифрового преобразователя 15 поступает на ин— формационный вход блока 8 памяти че.рез первый элемент И 17 и третий элемент ИЛИ 21, Блок 9 модификации адреса по состоянию старших разрядов 13 счетчика 11 и по сигналу управления бло3 1278863 4 ка 10 синхронизации через первый элемент ИЛИ 19 формирует код адреса

К-го канала, который поступает на адресный вход блока 8 памяти. По сигналам блока 10 синхронизации, поступающим в блок 8 памяти через второй элемент ИЛИ 20, осуществляется выборка иэ блока 8 памяти и запись во второй регистр 7 кода К-й аналоговой величины, полученного в пре- fo дыдущем цикле, и по этому же коду адреса записывается в блок 8 памяти код К-й аналоговой величины, полученный в текущем цикле, Затем сигналом управления блока 10 синхрони- 15 зации триггер 16 устанавливается в нулевое состояние и с выхода второго регистра 7 код К-ой величины,полученный в предыдущем цикле, поступает на информационный вход блока д)

8 памяти через второй элемент И 18 и третий элемент ИЛИ 21.

После этого по сигналам блока

10 синхронизации в блоке 9 модифика ции адреса модифицируется адрес К-го 25 канала и код аналоговой величины, К-го канала, полученный в предыдущем цикле, записывается в блоке 8 памяти, Процесс формирования информации по остальным каналам осуществляется аналогично, Таким образом, в блоке памяти по каждому каналу .постоянно хранятся коды аналоговой величины, полученные в текущем и предыдущих циклах преобразования.

В произвольный момент времени ЦВИ записывает в первый регистр 3 код номера К-го канала запрашиваемой величины и в блок 1 управления поступает управляющий сигнал запроса.

Блок 1 управления включается в работу и вырабатывает управляющие сигналы, по которым через первый элемент ИЛИ 19 из блока 9 модификации адреса на адресный вход блока 8 па- 45 мяти поступает код адреса К-го канала, и по этому адресу из блока 8 памяти считывается код К-й аналоговой величины,,полученный в последнем цикле преобразования, и записывается в арифметический блок 5. Затем адрес модифицируется в блоке 9 модификации адреса и из блока 8 памяти в арифметический блок 5 записывается код

К-й аналоговой величины, полученный в предыдущем цикле преобразования, и определяется код разности, пропорциональный скорости изменения аналоговой величины К-го канала. По коду номера запрашиваемого канала, храпящемуся в первом регистре 3 и соответствующему моменту времени окончания преобразования по К-му каналу, и по коду текущего времени, поступающему из счетчика 11, определяется код интервала времени запаздывания !ht текущего момента времени относительно

I момента окончания преобразования по этому каналу: И -N > при N< N И +(И -И ) при N (N где N — код счетчика 11;

N — код первого регистра 3;

N — максимальный код старших разрядов !3 счетчика 11 °

После этого в арифметическом блоке 5 код скорости умножается на код времени запаздывания и суммируется с кодом аналоговой величины, полученным в последнем цикле преобразования. Результирующий код выдается в

ЦВИ. Во время обращения к блоку 8 памяти блок 1 управления и блок 10 синхронизации обмениваются сигналами занятости. Аналогично производится обслуживание запросов ЦВМ по другим каналам, Формула изобретения

Устройство для сопряжения абонентов с ЦВМ, содержащее коммутатор, блок усилителей, аналого-цифровой преобразователь, арифметический блок, блок памяти, счетчик, первый регистр и блок управления, причем аналоговые выходы абонентов подключены к входу блока усилителей, выход которого подключен к информационному входу коммутатора, выход которого подключен к аналоговому входу аналого-цифрово-! го преобразователя, выход арифметического блока подключен к информационному входу ЦВ11, информационный выход счетчика подключен к первому информационному входу арифметического блока, второй информационный и разрешающий входы которого подключены соответственно к выходу блока памяти и к первому выходу блока управления, I вход запуска которого подключен к выходу запуска ЦВИ, выход блока модификации адреса подключен к адресному входу блока памяти, выход первого регистра подключен к первому информационному входу блока модификации адреса, вход первого регист1278863

6 ра подключен к выходу адреса канала

ПВМ,отличающееся тем, что, с целью повышения быстродействия, в него введены второй регистр, блок синхронизации, триггер, первый, второй элементы И и с первого по третий элементы ИЛИ, причем второй выход блока управления подключен к входу разрешения блока синхронизации, первый выход блока синх- 10 ронизации подключен к входу разрешения блока управления, третий информационный вход арифметического блока подключен к выходу первого регистра, вход запуска блока синх- i5 ронизации подключен к выходу переноса младших разрядов счетчика, с второго по седьмой выходы блока синхронизации подключены соответственно к нулевому и единичному входам триг- 20 гера, к разрешающему входу аналогоцифрового преобразователя, к счетному входу счетчика и к первым входам первого и второго элементов ИЛИ,третий и четвертый выходы блока управления подключены к вторым входам первого и второго элементов ИЛИ, выход первого элемента ИЛИ подключен к входу разрешения блока модификации адреса, второй информационный вход которого и управляющий вход коммутатора соединены с выходом старших разрядов счетчика, выход второго элемента KIN подключен к разрешающему входу блока памяти, информационный вход которого подключен к выходу третьего элемента ИЛИ, первый, второй входы которого подключены к выходам первого и второго элементов

И, первые входы которых соединены соответственно с единичным и нулевым выходами триггера, вторые входы первого и второго элементов И подключены соответственно к выходам аналогоцифрового преобразователя и второго регистра, вход которого подключен к выходу блока памя ти.

1278863

urn 2/1Р) с

Составитель С.Бурухин

Редактор Н.Тупица Техред Л.Олейник Корректор, М.Лемчик

Заказ 6840/48

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раутпская наб., д. 4/5

Производственно-полиграфическое предприятие, г ° Ужгород,ул. Проектная, 4