Буферное запоминающее устройство

 

Изобретение может быть использовано для группирования данных информационных потоков неравномерной интенсивности. имеющих определенную цикличность и постоянное среднее значенпе интенсивности в блоке обмена. Цель изобретения состоит в повышении надежности и расширении области применения устройства за счет автоматического определения размера блоков обмена , исходя из реальной интенсивности потока с учетом требований исключения потерь информации и удобства последующей ее обработки. Устройство может быть использовано в качестве буферного в блоках регистрации цифровой информации на основе стартстопных накопителей на магнитной ленте для предварительной регистрации информационных потоков. I 3.11. ф-ЛЫ, 4 И.1. со 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц 4 G 11 С 19 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3910076/24-24 (22) 10.06.85 (46) 23.12.86. Бюл. № 47 (72) В. С. Лупиков, Б. С. Маслеников и С. С. Спиваков (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР № 822293, кл. G 1! С 17/00, 198!.

Авторское свидетельство СССР № 767836, кл. G 11 С 11/00, 1980. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТPOACTBO (57) Изобретение может быть использовано для группирования данных информационных потоков неравномерной интенсивности, „„SU„„1278980 8 имеющих определенную цикличность и постоянное среднее значение интенсивности в блоке обмена. Цель изобретения состоит в повышении надежности и расширении области применения устройства за счет автоматического определения размера блоков обмена, исходя из реальной интенсивности потока с учетом требований исключения потерь информации и удобства последующей ее обработки. Устройство может быть использовано в качестве буферного в блоках регистрации цифровой информации на основе стартстопных накопителей на магнитной ленте для предварительной регистрации информационных потоков. з.п. ф-лы, 4 ил.

1278980 в исходное состояние не показаны) все триггеры и регистры, а также счетчики устройства сброшены. Сигнал на входе 8 управления запрещает работу блока 7 управления и запись информации в блоки 1 и 2 памяти. Сброшенный триггер 34 запрещает прохождение синхроимпульсов через элемент

И 12 на вход блока 7 управления.

Сигнал на шине 40 устанавливает триггер

32 и запускает работу вычислительного блока 18. Первый сигнал с выхода таймера 38

55

Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства систем сбора, регистрации и обработки измерительной информации.

Цель изобретения — повышение надеж5 ности и расширение области применения устройства за счет возможности определения размера зоны записи.

На фиг. 1 приведена структурная схема буферного запоминающего устройства; на фиг. 2 — — первый вариант выполнения вычислительного блока; на фиг. 3 — второй вариант выполнения вычислительного блока; на фиг. 4 — граф-схема алгоритма работы блока управления.

Устройство содержит первый 1 и второй 2 блоки памяти, информационные входы 3 и выходы 4, первый 5 и второй 6 счетчики, блок 7 управления, первый вход 8 управления, первый элемент ИЛИ 9, третий блок 10 памяти, третий счетчик 11, первый !2, второй 13, третий 14, четвертый 15, пятый 16 и шестой 17 элементы И, вычислительный блок 18, первый 19 и второй 20 триггеры, второй 21, третий 22, четвертый 23 и пятый 24 элементы ИЛИ, элемент ИЛИ-HE 25, второй вход 26 управления, третий вход 27 управ- 25 ления, выход 28 управления.

Первый вариант вычислительного блока

18 может содержать счетчик 29, блок 30 памяти, регистр 31, первый 32, второй 33 и третий 34 триггеры, первый 35 и второй 36 элементы И, элемент ИЛИ 37, таймер 38, шину 39 тактовых импульсов, шину 40 пуска.

Второй вариант вычислительного блока

18 может содержать счетчик 41, регистр 42 сдвига, триггер 43, элемент И 44, элемент

ИЛИ 45, таймер 46, шину 47 тактовых импульсов. На информационный вход регист- З ра 42 сдвига постоянно подан единичный уровень сигнала.

Блок 7 управления может содержать постоянное запоминающее устройство (ПЗУ)

48, регистр 49, мультиплексор 50, элемент 40

ИСКЛЮЧА1ОГЦЕЕ ИЛИ 51, шину 52.

Третий блок !О памяти может быть выполнен на постоянном запоминающем устройстве или же на запоминающем устройстве с произвольной выборной, однако в этом случае требуется начальная загруз- 45 ка его перед работой.

Устройство работает следующим образом.

В исходном состоянии (цепи установки

2 через элемент И 35 устанавливает триггер

34, который разрешает прохождение синхроимпульсов через элемент И 12 на вход мультиплексора 50 блока 7 управления. По каждому синхроим пульсу блок 7 управления формирует сигнал, поступающий на один из входов элемента И 13. При наличии высокого уровня сигнала на выходе блока 10 памяти сигнал с выхода элемента И 13 поступает на суммирующий вход счетчика 11.

Информационные слова поступают на вход 3 в сопровождении синхроимпульсов на входе 26.

Информационный поток, поступающий на вход устройства, состоит из пачек слов, несущих информацию от различных измерительных датчиков. Объем пачки каждого вида фиксирован и поступление первого слова пачки характеризует поступление всей пачки. Слова, поступающие на вход 3, состоят из собственно информационной части и идентификатора вида информг ции датчика). Блок !О памяти выделяет по идентификаторам из всего информационного потока отдельные слова пачки. В счетчике 11 подсчитывается количество слов, выделенных блоком 10 памяти, т. е. число пачек слов, поступивших на вход устройства. Значение, накопленное в счетчике 11, на определенный интервал времен харакгеризует интенсивность информационного потока. Второй сигнал с выхода таймера 38 запишет единичное значение триггера 34 в триггер 33.

Частота с шины 39 тактовых импульсов через элемент И 36 гоступает на вход счетчика 29 и вычитающий вход счет.ика 1!.

При достижении счетчиком 11 нулево — î состояния, которое фиксирмется элементом

ИЛИ-HE 25, но переднему фро.пу импульса на выходе элемента 37 производится сброс триггера 32, трип.ера 34, запись в регистр 31 значения длины блока, считываемого из блока 30 памяти по адресу, сформированному на счетчике 29. l lo заднему фронту импульса производится фиксация значения длинь. блока в счетчикo õ 5 и 6. Причем чем выше интенсивность входного информационнсго потока, тем больше слов выделяется блоком 10 памяти между двумя импульсами таймера 38, тем большее значение адреса фиксирует я счетчиком 29.

В блоке 30 памяти хранятся значения длин блоков, соответствуюгцие различным интенсивностям входного потока. Большим значениям адресов памяти соответствуют большие значения длин блоков. При большой интенсивности входного потока при достижении счетчиком 11 нулевого состояния на выходе старшего разряда счетчика 29 появляется сигнал, который через элемент ИЛИ

37 осуществляет сброс триггеров 32 и 34, запись из блока 30 памяти в регистр 31 значения длины блока, а затем по заднему фронту запись ее в счетчики 5 и 6.

В этом случае с етчиком 28 выбирает1278980

3 ся из блока 30 памяти максимальное значение длины блока.

Когда поступившая на входы устройства информация подлежит записи в буферное запоминающее устройство, то появляется сигнал на входе 8, который разрешает выдачу сигналов из блока 7 управления для управления записи информации.

При этом по каждому импульсу, поступившему через элемент И 2 на вход мультиплексора 50 блока 7 управления, им формируется сигнал, поступающий на первый

5! о вход управления первого блока 1 памяти, по которому осуществляется запись слова в блок 1 памяти. После чего блок 7 управления формирует сигнал, который через элемент ИЛИ 21 поступает на вычитающий вход счетчика 5, уменьшая его значение на единицу. Так производится запись информации в блок 1 памяти по адресам, формируемым счетчиком 5.

Алгоритм работы блока 7 управления реализуется следующим образом.

В ПЗУ 48 хранятся значения выполняемых микрокоманд, включающие значения выполняемых микроопераций и адреса следующей за текущей микрокоманды. По частоте на шине 52 производится запись в ре- 25 гистр 49 адреса выполняемой микрокоманды. По этому адресу производится считывание из ПЗУ 48 сигналов, выполняемых в этом такте микроопераций, и адрес следующей микрокоманды. По адресу выполняемой микрокоманды мультиплексор производит опрос состояния одного из своих входов. Если на соответствующем входе есть сигнал-условие, то элемент ИСКЛЮЧА1ОЩЕЕ ИЛИ изменяет значение младшего разряда адреса следующей микрокоманды.

Блок 7 управления может быть также выполнен любым другим образом, реализующим алгоритм, приведенный на фиг. 4, — например, микропрограммный автомат.

При записи блок 1 памяти объема информации, соответствующего определен- 4р ной ранее длине блока, на выходе переполнения счетчика 5 появляется сигнал, поступаюгций в блок 7 управления на один из входов мультиплексора 50. Блок 7 управления формирует сигнал, который через элемент ИЛИ 22 поступает на вход счет- 45 чика 5, осуществляя запись в него значения длины блока из регистра 31. Если блок 2 памяти свободен (триггер 20 сброшен), то сигналом с выхода блока 7 управления устанавливается триггер 19. Дальнейшая запись информации будет производиться в блок 2 памяти аналогично записи в блок 1 памяти. Установленный триггер 19 подключает через второй вход управления блок 1 памяти к информационным выходам 4 устройства. Установленный триггер 19 через элемент ИЛИ 9 уведомляет потребителя о том, что блок информации готов к считыванию. По запросам, поступающим по входу 27 устройства, которые через элемент И 16 и элемент ИЛИ

21 поступают на вычитающий вход счетчика 5, формируется в этом случае адрес чтения. Таким образом, осуществляется считывание информации из блока 1 памяти на информационные выходы 4 устройства.

При считывании из блока 1 памяти массива длины блока на выходе переполнения счетчика 5 появляется сигнал, поступающий через элемент И 14 на вход сброса триггера 19. Сброшенный триггер 19 отключает выходы блока 1 памяти от информационных выходов 4 устройства и через элемент ИЛИ 9 уведомляет потребителя, что чтение блока данных закончено.

При записи в блок 2 памяти объема информации, соответствующего длине блока, на выходе переполнения счетчика 6 появляется сигнал, поступающий на один из входов блока 7 управления, который формирует сигнал, поступающий на вход счетчика 6 через элемент И ЛИ 24 и осуществляющий запись в него значения длины блока из регистра 31. Так как триггер 19 сброшен (блок 1 памяти свободен), то сигналом с выхода блока 7 управления через элемент ИЛИ 22 в счетчик 5 заносится значение длины блока из регистра 31 и другим сигналом с блока 7 управления устанавливается в единичное состояние триггер 20, после чего запись информации будет опять производиться в блок 1 памяти. Установленный триггер 20 через второй вход управления блока 2 памяти подключает его выходы к информационным выходам 4 устройства. Установленный триггер 20 через элемент ИЛИ 9 вновь уведомляет потребителя о готовности блока данных к считыванию, которое выполняется по запросам на входе 2? устройства. При этом продолжается запись информации в блок 1 памяти. При чтении блока данных требуемой длины на выходе переполнения счетчика 6 появляется сигнал, поступающий на один из входов блока 7 управления и осуществляющий через элемент И 15 сброс триггера 20.

Сброшенный триггер 20 отключает выходы блока 2 памяти от информационных выходов 4 устройства и через элемент ИЛИ 9 запрещает чтение информации из буферного запоминающего устройства.

Таким образом, предлагаемое устройство осуществляет обмен измерительной информации блоками фиксированной длины. Длина каждого блока в течение сеанса работы постоянна и задается автоматически, исходя из реальной интенсивности информационного потока, что позволяет повысить надежность работы устройства и эффективность использования вычислительных средств при обработке передаваемой измерительной информации.

1278980

Формула изобретения

25

40

1. Буферное запоминающее устройство, содержаецее первый и второй блоки памяти, информационные входы и выходы которых являются соответственно информационными входами и выходами устройства, первый и второй счетчики, выходы которых соединены с адресными входами соответственно первого и второго блоков памяти, блок управления, первый вход которого является первым входом управления устройства, элемент

ИЛИ, отличающееся тем, что, - целью повышения надежности и расширения области применения устройства за счет возможности определения размера зоны записи, в него введены третий блок памяти, третий счетчик, шесть элементов И, вычислительный блок, два триггера, второй, третий, четвертый и пятый элементы ИЛИ и элемент

ИЛИ-НЕ, входы которого соединены с выходами третьего счетчика, а выход элемента

ИЛИ-HE подключен к входу вычислительного блока, первый выход управления которого соединен с первым входом первого элемента И, второй вход и выход которого подключены соответственно к второму входу управления устройства и второму входу блока управления, выходы которого с первого по девятый соединены соответственно с первым входом управления первого блока памяти, первым входом второго элемента

ИЛИ, первым входом третьего элемента

ИЛИ, первым входом управления второго блока памяти, первым входом четвертого элемента ИЛИ, первым входом пятого элемента ИЛИ, первым входом второго элемента И, первым входом первого триггера, первым входом второго триггера, вторые Входы первого и второго триггеров подключены к выходам соответственно третьего и четвертого элементов И, первый вход третьего элемента И соединен с пятым входом блока управления, выходом первого три13гера, первым входом пятого элемента И, первым входом первого элемента ИЛИ и вторым входом управления 1!ервого блока памяти, а второй вход третьего элемента И подключен к выходу первого счетчика и шестому входу блока управления, третий вход которого соединен с первым входом четвертого элемента И, выходом второго триггера, первым входом шсстог0 элемента И, вторым входом первого элемента

ИЛИ и вторым входом управления второго блока памяти, второй вход четвертого элемента И подключен к четвертому входу блока управления и выходу второго счетчика, информационные входы которого соединены с информационными входами первого счетчика и одноименными входами вычислительного блока, второй выход управления которого подклк)чен к вычитающему

Входу третьего счетчика, суммируюсций вход которого соединен с выходом второго элемента И, второй вход которого через третий блок памяти подключен к информационным входам устройства, третий вход управления которого соединен с вторыми входами пятого и шестого элементов И, 13ЫХОДЫ I(OTOPbIX ПОДКЛЮЧСНЫ К BTOPbIM ВХОдам соответственно второго и четвертого элементов ИЛИ, выходы которых соединены с счетными входами соответственно и(1?ВОГО и Вт01?ОГО сче! чиков, Входиl заllисч которых подключены к Выходам соответственно третьего и пятого элементов ИЛИ, вторые входы которых сое,синены с третьим выходом управления вычислительного блока, выход первого элемен-а ИЛИ подключен к выходу управления устройства.

2. Устройство по п. 1, отличаюсиееея тем, что вычислительный блок содержи i послед(?вательно соединенные с !стчик, блок памяти и регистр, выходы которого являются информационными выходами блока, вход записи регистра подклю !сн к выходу элемента

ИЛИ, перв()? !((I3xog?(Ilcp8010 т1?Иггc )«и 5!13ляетсч третьим 13ыхс)дс)х! управления блока, !

3тОРОЙ Вхо;(llc;? е)ОГО т1)и ГГсРа сос .;евине! с 1ци— ной пуска,,а Выход — с первыми входачи первого элемента И второг0 тр;(ггер;., выход которого соединен с первы,! Входом

BTOpOI 0 элемс. IITI! И, 13TOpOH BXO i B I Oppi (! триггера соедине!! с ниной таксовых имЕульсов, а Выхо 11(?Дкл(0 !се! к Вхо е, счетчика и является вторым Выходох .1!1?<1!3;Icния блока, влод которого соединен с. !!Срьым входо vl элемсегга ИЛИ, второи Вхо. ко10poГО ИО-(кл !Очен к BI>! õOë3 счстч1:, ка, ВыхОд третьего трип.ср3 со динен с Вторым I?Y(?дом Второго т )иггера и первым Вых(?дом упра Влс-Еи я блока, Вхо;(третьего три п ер а иодклlочс и к третьему ВхОДX BTopov(? ГриГГс ра и с(ыходу первого элемента И. второй вход которого соединен с выходом таймера.

1278980

1278980

4и г 3

Редактор В. Данко

Заказ 6847154

Составитель В. Гордонова

Техред И. Верее Корректор О. Луговая

Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4