Запоминающее устройство

 

Изобретение относится к области вычислительной техники и может быть использовано для хранения дискретной информации в цифровой форме . Целью изобретения является повышение надежности устройства. Поставленная цель достигается за счет введения в устройство регистра 26 адреса, третьего и четвертого инверторов 18-19, третьего элемента 15 задержки , пятого элемента И 6, второго блока 22 сравнения. В устройстве обеспечивается возможность контроля сжатой информации, а также жесткая временная синхронизация работы устройства , что повьппает его надежность. 2 ил. 1 табл. (Л 21 Фиг.1 Т Выход

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5н 4 С 11 С 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР пО делАм изОБРетений и DTHpblTVM (21) 3941646/24-24 (22) 08.08.85 (46) 30.12.86. Бюл. У 48 (72) А.А.Филимонов, С.А.Багрецов, Ю.И.Виноградов, Н.M.Òàðàñîâ, П.Н.Козлов и А.С.Кирилюк (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР

Ф 847371, кл. G 11 С 19/00, 198 1. (54) ЗАПОИИНАКМЦЕЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть использовано для хранения дис„.SU„„1280454 A 1 кретной информации в цифровой форме. Целью изобретения является повышение надежности устройства. Поставленная цель достигается за счет введения в устройство регистра 26 адреса, третьего и четвертого инверторов 18-19, третьего .элемента 15 задержки, пятого элемента И 6, второго блока 22 сравнения. В устройстве обеспечивается возможность контроля сжатой информации, а также жесткая временная синхронизация работы устройства, что повышает его надежность.

2 ил. 1 табл.

1280454

Изобретение относится к вычислительной технике и может быть использовано для хранения дискретной информации в цифровой форме.

Целью изобретения является повышение надежности устройства.

На фиг. 1 изображена функциональная схема предложенного устройства, на фиг. 2 — вид упаковки чисел.

Устройство содержит счетчик 1, элементы И 2-6, элементы ИЛИ 7 — 10, триггеры 11 и 12, элементы 13 — 15 задержки, инверторы 16 — 19, регистр

20 сдвига, блоки 21 и 22 сравнения, !5 информационные регистры 23 и 24, сумматор 25, регистр 26 хранения адреса, шину 27 тактовых импульсов, шину .28 начальной установки, шину 29 записи и адресную шину 30. 20

Устройство работает следующим образом.

По сигналу "начальная установкан на шине 28 гасятся триггеры 11 и l2, 25

Адрес числа записывается в регистр

26 адреса и поступает на счетчик

Единичные выходы всех разрядов счетчика 1 подключены к входам элемента

8 ИЛИ, а разряды с К-го по самый 30 старший — к входам элемента ИЛИ 7.

Поэтому на выходе элемента ИЛИ 7 появляется единичный сигнал только тогда, когда содержимое счетчика 1 будет больше N/2, а на выходе элемента ИЛИ 8 — когда адрес в счетчике 1 не равен О. Сигнал с элемента

ИЛИ 7 взводит триггер 11. Единичный сигнал с элемента ИЛИ 8 через элемент ИЛИ 10 подтверждает нулевое 40 состояние триггера 12, открывает по одному входу элемент И 2, поступает на инвертор 16, закрывая по одному из входов элемента 3. Тактовые импульсы (ТИ) с шины 27 проходят че- 4 рез открытый элемент И 2, воздействуя на элемент ИЛИ 9 и элемент 13 задержки. По первому тактовому сигналу, снимаемому с выхода элемента

ИЛИ 9, содержимое регистра 20 сдвигается на один разряд влево (сдвиг по кольцу), а первый ТИ, задержанный элементом !3 задержки на время, равное времени срабатывания одного триггера регистра 20, уменьшает содержимое счетчика 1 на единицу, В регистре 20 исходная информация хранится в сжатом виде. Заносится она по шине 29 записи.

Если, например, устройство предназначено для хранени>. девятнадцати следующих чисел: 1, 2, 3, 4, 6, 7, 8, 9, 10, 12, 16, !7, 19, ?О, 2 1, 24, 26, 15, 29, то они могут быть упакованы в сжатую последовательность (фиг. 2). При хранении чисел в сжатом виде в качестве адреса числа используется его номер в последовательности. Нумерация чисел на фиг. 2 показана в скобках и ведется справа на" лево. Упаковка исходных чисел в сжатую последовательность осуществляется с помощью вычислительной машины по специальной программе.

При занесении в регистр 20 сжатой последовательности одновременно в регистр 23 записывается число, соответствующее нулевому адресу в последовательности (в данном случае нулево- му адресу соответствует число 1110 1), а в регистр 24 записываются младшие разряды сжатой информации.

Предположим, что на двоичный счетчик 1 поступает адрес 01010. Поэтому после первого сдвига содержимое регистра 20 станет равным 11010

10011000 10000 1111! (Сдвиг по кольцу в обе стороны), а содержимое счетчика 1 — 01001. После сдвига в блоке

21 сравнения осуществляется сравнение содержимого старших разрядов регистра 20 сдвига (в нашем случае 11010) с содержимым регистра 23 (равным

11101). После первого сдвига значе.ния эти неравны. Следовательно, на выходе блока 24 сравнения будет код нуля, а на выходе инвертора 17 код единицы. Однако элементы И 4 и

5 закрыты, так как триггер 12 находится в нулевом состоянии.

Аналогичные действия выполняются при поступлении на вход элемента И 2 второго, третьего и т.д. тактовых импульсов. При поступлении десятого тактового импульса импульса содержимое сдвигового регистра 20 сдвигается на

10 разрядов влево и становится равным

1000 10000 11111110 10 1001 а содержимое счетчика 1 — нулю. Нулевое содержимое счетчика 1 является признаком конца поиска нужного числа в сдвиговом регистре 20.

Выдача найденного числа из регистра 20 осуществляется следующим образом, Нулевой сигнал с элемента ИЛИ 8 закрывает элемент И 2, прекращая даль"

1280454 нейший сдвиг сжатой последовательности в регистре 20, и приводит к образованию единичного сигнала на выходе инвертора 16. Так как триггер 12 погашен, то по одиннадцатому тактово- 5 му сигналу на выходе элемента И 2 образуется единичный сигнал, по которому осуществляется выдача найденного числа 10001 из пяти старших разрядов сдвигового регистра 20 через 10 сумматор 25. Этот же сигнал с элемента И 8 через элемент 14 задержки устанавливает триггер 12 в единичное состояние. Этим самым дается разрешение сжатой последовательности в сдвиговом регистре 20 в исходное (начальное) состояние. Для этой цели служат элементы И 4 и 5 и инвертор 18, блок

21 сравнения и триггер 11. Триггер

11 указывает направление сдвига сжатой последовательности для возвращения ее в исходное состояние кратчайшим путем. В частности, если триггер

i1 установлен в единичное состояние, то ТИ поступают на регистр 20, через открытый элемент И 4, элемент ИЛИ 9 и сдвиг осуществляется справа налево по кольцу, если триггер 11 погашен, то тактовые сигналы пройдут через элемент И 5 и сдвиг выполняется слева направо тоже по кольцу. В обоих случаях сдвиг продолжается до тех пор, пока в старших разрядах регистра 20 не окажется число с нулевым адресом (таким числом является 11101), 35

Так как такое же число хранится в

1 регистре 23, то на выходе блока 21 сравнения появляется единичный сиг-. нал, а на выходе инвертора 17 — соответственно код нуля.

Совпадение старших разрядов информации, поступающих с первого выхода регистра 20, свидетельствует о том, что сжатая двоичная информация возвращена в начальное состояние. Кроме 45 того, можно утверждать, что п старших разрядов регистра 20 переписаны правильно. Проверка остальных разрядов (младших) регистра 20 на совпа.дение осуществляется с помощью ре- 50 гистра 24 и блока 22 сравнения. Единичный сигнал с выхода блока 21 срав-. нения разрешает работу блока 22 сравнения и, если младшие разряды, снима емые со второго выхода регистра 20 55 совпадают, то на выходе блока 22 появляется единичный сигнал, который через инвертор 18 поступает на элемент И 6, на второй вход которого через элемент 15 задержки поступает код нуля с выхода инвертора 17.,При совпадении кодов нуля, поступающих с инверторов 17 и 18, с выхода элемента

6 выдается сигнал, который запрещает работу элементов И 4 и 5, Тем самым прекращается сдвиг информации в регистре 20 и осуществляется контроль правильности перезаписи всех разрядов сжатой двоичной информации, Одновременно запрещающий сигнал с выхода элемента 6 инвертируется инвертором 19 и производит считывание нового кода адреса, поступившего в регистр 20.

Таким образом, наличие регистра

20 обеспечивает временную синхронизацию работы устройства с работой систем, обеспечивающих выработку адреса числа. Кроме того, такое построение устройства запрещает обращение к блоку памяти при наличии случайных ошибок в записи информации. На этом заканчивается цикл обращения к запоминающему устройству.

Из фиг. 2 видно, что для хранения девятнадцати пятиразрядных чисел необходимо иметь 23 запоминающих элемента. Количество запоминающих элементов определяется выражением ш =N+n — 1

У где N — количество хранимых слов (числа) в запоминающем устройстве, п — разрядность хранимых чисел.

С учетом контроля информации количество запоминающих элементов увеличивается незначительно по сравнению с обычным способом хранения чисел.

Общее число элементов (триггеров) составит

m = 2m — и

Если хранить эти же числа обычным способом и не производить контроль информации на регистре 20 сдвига, то потребуется запоминающих элементов

m, = N ° n, т,е. для нашего примера 95 триггеров.

Сравнительные данные необходимого количества запоминающих элементов приведены в таблице. 1280454

Количество запоминающих элементов (триггеров) Емкость паРазрядност п мяти в чис лах, N

I!

=N- m m =N+n-1 г

m =.2m -n г

19

160

36

884 69

10240 1033

65536 4 111

132

1024

2056

4096

8206

При применении регистра 24, блока

22 сравнения, инверторов 18 и 19, регистра 26 адреса элемента 15 задержки и элемента И 6 и сжатого способа хранения двоичной информации при незначительном увеличении объе- Z5 ма оборудования достигается контроль сжатой двоичной информации с высокой достоверностью и обеспечивается жесткая временная синхронизация работы устройства. 30

Запоминающее устройство, содержащее счетчик, выходы которого соединены соответственно с входами первого и второго элементов ИЛИ, первый вход счетчика соединен с выходом первого элемента задержки, вход которого соединен с выходом первого эле- 40 мента И и с первым входом третьего элемента ИЛИ, первый триггер,.первый вход которого соединен с шиной начальной установки, второй вход первого тРиггеРа соединен с выходом пер- 45 вого элемента ИЛИ, первый вход первого элемента И соединен с шиной так" товых импульсов, второй вход первого элемента И соединен с выходом второго элемента ИЛИ, с входом первого ин- gp вертора и с первым входом четвертого элемента ИЛИ, второй вход которого соединен с первым входом первого триггера, выходы четвертого элемента ИЛИ и первого инвертора соединены соответственно с первыми входами второго триггера и второго элемента И, выход второго элемента И соеди нен с входом второго элемента задержФормула изобретения ки, выход которого соединен с вторым входом второго триггера, первый выход второго триггера соединен с вторым входом второго элемента И, третий вход которого подключен к шине тактовых импульсов, выходы первого триггера соединены соответственно с первыми входами третьего и четвертого элементов И, вторые входы которых подключены к шине тактовых импульсов, третьи входы третьего и четвертого элементов И соединены с вторым выходом второго триггера, регистр сдвига, первый и второй входы которого соединены соответственно с выходами третьего элемента ИЛИ и четвертого элемента И, выход третьего элемента И соединен с вторым входом третьего элемента ИЛИ, третий вход регистра сдвига соединен с входом первого информационного регистра и с шиной записи, выход первого информационного регистра соединен с первым входом первого блока сравнения, второй вход которого соединен с первым выходом регистра сдвига и с первым входом сумматора, выход первого блока сравнения соединен с входом второго инвертора, выход втррого элемента И соединен с вторым входом сумматора, выход которого является выходом устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности устройства, в него введены регистр адреса, третий и четвертый инверторы, третий элемент задержки, пятый элемент И, второй информационный регистр и второй блок сравнения, выход которого соединен с входом третьего инвертора, входы

1?80454

Р(5) 2(11) 7(17) Составитель А.Воронин

Редактор Н.Горват Техред B.Êàäàð Корректор М.Демчик

Заказ 7057/46 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, .Москва, Ж-35, Раушская наб., д. 4/5 е

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 второго блока сравнения соединены соответственно с выходами первого блока сравнения, вторым выходом регистра сдвига и с выходом второго информационного регистра, вход которого подключен к шине записи, выход второго инвертора соединен с входом третьего элемента задержки, выход которого соединен с первым входом пятого элемента И, второй вход пятого элемента И соединен с выходом третьего инвертора, первый вход регистра адреса является адресным входом устройства, второй вход счетчи5 ка соединен с выходом регистра адреса, второй вход которого соединен с выходом четвертого инвертора, вход которого соединен с четвертыми входами третьего и четвертого элементов

И и с выходом пятого элемента И.