Адаптивный модуль микропрограммного устройства управления

 

Изобретениэ относится к вычислительной технике и может быть использовано при построении высокопроизводительных отказоустойчивых управляющих и вычислительных систем с использованием множества однотипных микро ,программных модулей, выполненных в виде БИС. Целью изобретения является повышение надежности путем передачи управления дублирующим модулям . С этой целью в адаптивный модуль содержащий два блока памяти, коммутатор адреса, регистр микрокоманд, мультиплексор логических условий, триггер пуска, генератор тактовых импульсов, два блока элементов И, блок элементов ИЛИ, элемент И, три элемента ИЛИ и одновибратор, введены буферный регистр адреса, регистр адреса микропрограммы, регистр адреса модуля-дублера, демультиплексор адреса, демультиплексор кода микроопераций , демультиплексор передачи управления, коммутатор передачи с адреса, коммутатор передачи управляющей информации, триггер инициали (Л зации отказа, два триггера отказа, два сумматора по модулю два, второй блок элементов ИЛИ. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК дц4.G 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3789059/24-24 (22) 13.09.84 (46) 30.11.86.Бюл. №- 44 (72) В.Н.Самошин и В.А.Мельников (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹ 596947, кл. G 06 F 9/22, !978.

Авторское свидетельство СССР № 1034037, кл. С 06 F 9/22, 1982, (54) АДАПТИВНО МОДУЛЬ МИКРОПРОГPAMNHOIO УСТРОЙСТВА УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных отказоустойчивых управляю— щих и вычислительных систем с использованием множества однотипных микро,программных модулей, выполненных в

I виде БИС. Целью изобретения является повышение надежности путем пере„„SU„„1273926 А1 дачи управления дублирующим модулям. С этой целью в адаптивный модуль, содержащий два блока памяти, коммутатор адреса, регистр микрокоманд, мультиплексор логических условий, триггер пуска, генератор тактовых импульсов, два блока элементов И, блок элементов ИЛИ, элемент И, три элемента ИЛИ и одновибратор, введены буферный регистр адреса, регистр адреса микропрограммы, регистр адреса модуля-дублера, демультиплексор адреса, демультиплексор кода микроопераций, демультиплексор передачи управления, коммутатор передачи адреса, коммутатор передачи управ— ляющей информации, триггер инициализации отказа, два триггера отказа, два сумматора по модулю два, второй блок элементов ИЛИ. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных отказоустойчивых управляющих и вычислительных систем с использ ов анием множества одно тип- ных микропрограммных модулей, выполненных в виде БИС, Цель изобретения — повышение надежности путем передачи управления дублирующим модулям. !

73926 2

38. 1 — 38. (n-1) модуля, выход 39 признака отказа модуля.

Первый сумматор 10 по модулю два (фиг.2) содержит первый и второй ° .

5 блоки 40 и 41 элементов суммирования по модулю два и элемент 42 суммирования по модули два. Аналогично второй сумматор 11 по модулю два (фиг.2) содержит первый и второй блоки 43 и 44 элементов суммированйя по модулю два и элемент 45 суммирования по модулю два.

Назначение основных элементов

На фиг.1 представлена функциональная схема адаптивного модуля микропрограммного устройства управления; на фиг.2 — функциональная схема сумматора по модулю два.

1 адаптивного модуля.

Блок 1 памяти предназначен для хранения собственных микропрограмм управления, а также кодов передачи управления аналогичным модулям. Блок

2 памяти предназначен для хранения

20 микропрограмм управления к-ro микропрограммного модуля дублера, а также кодов передачи управления другим аналогичным модулям. Регистр 3 адреса предназначен для задания адреса микрокоманды при считывании информации или из блока 1, или из блока 2. Регистр 6 микрокоманд предназначен для хранения микрокоманды.

Мультиплексор 7 логических условий

З0 предназначен для формирования значения модифицируемого разряда адреса очередной микрокоманды и реализует следующую логическую функцию: где у1 — выходной сигнал мультиплексора 7;

Х КОНЪЮНКЦИЯ 0C g а ° О СО ответствующая коду с выхо40 да 6.1 кода логических условий, разрешающему прохождение модифицируемого адресного разряда рС без изменений;

45 в ° °

Коммутатор 13 адреса микрокоманды служит для коммутации очередной микрокоманды. При наличии признака конца микропрограммы на выходе 6.5

Адаптивный модуль микропрограммного устройства управления (фиг.1) содержит первый блок 1 памяти, вто рой блок 2 памяти, регистр 3 адреса, демультиплексор 4 адреса, буферный регистр 5 адреса, регистр 6 микрокоманд с полями: поле 6.1 кода логических условий, поле 6,2 модифици-, руемого разряда адреса, поле 6.3 кода микроопераций, поле 6.4 кода немодифицируемых разрядов адреса, поле 6.5 признака метки конца микропрограммы, поле 6.6 контрольного признака четности, мультиплексор

7 логических условий, демультиплексор 8 кода микроопераций, демультиплексор 9 передачи управления, первый сумматор 10 по модули два, втоу = х а + х z + х z +...+х z

2 4 2 М1! рой сумматор 11 по модулю два, регистр 12 адреса микропрограммы, коммутатор 13 адреса, первый блок 14 элементов И, первый блок 15 элемен-, тов ИЛИ, первый элемент ИЛИ 16, триггер 17 пуска, генератор 18 тактовых импульсов, одновибратор 19, элемент

И 20, второй элемент ИЛИ 21, третий элемент ИЛИ 22, регистр 23 адреса модуля-дублера, коммутатор 24 передачи управляющей информации, комму- х2= о,!, ° ° ° < ° х =!,<, о( татор 25 передачи адреса, триггер

26 инициализации отказа, первый и

Х4 = О!.! 2 е К КОНЪЮНКЦИИ ъ

4 2 Ъ ° ° еКф второй триггеры 27 и 28 отказа, второй блок 29 элементов ИЛИ, второй блок 30 элементов И и имеет вход 31 пуска модуля, информационный вход

32 модуля, первый вход 33 кода опера. ции модуля, вторые входы 34.1

34. (n-1) кода операции модуля, вход 35 логических условий модуля, первый и второй выходы 36 и 37 микроопе— раций модуля,,информационные выходы

1273926

55 регистра 6 очередной адрес микрокоманды коммутируется или с входа 33 кода операции, или с входа 34.!в

34.(n — 1) от других аналогичных модулей. При отсутствии признака конца микропрограммы адрес очередной микрокоманды коммутируется в зависимости от хода выполнения микро— программы. Демультиплексор 4 предназначен для изменения направления передачи адресов микрокоманд, в зависимости от режима функционирования модуля. В режиме обработки собственной микропрограммы выборка микрокоманд производится из блока

1, в режиме обработки микропрограммы основного модуля (в случае отказа его собственного блока 1) выборка микрокоманд производится из блока 2. Регистр 5 служит для хранения адреса микрокоманды, с которой продолжается выполнение собственной микропрограммы после завершения выполнения микропрограммы основного модуля (если его собственный блок

1 отказал ) через блок 2 данного модуля-дублера.

Блок 14 элементов И служит для разрешения продолжения выполнения собственной микропрограммы после того, как обработка микропрограммы отказавшего основного модуля через блок 2 данного модуля завершена.

Блок 15 элементов ИЛИ предназначен для сборки микрокоманд в зависимости от режима функционирования модуля..Демультиплексор 8 служит для разделения выдачи кодов микроопераций в зависимости от обрабатываемой в данный момент микропрограммы (или собственной, или отказавшего основного модуля). Элемент ИЛИ 16 предназначен для сборки сигналов для инициации работы модуля.

Триггер 17 пуска служит для запуска генератора 18, включение которого происходит по сигналу пуска или с входа 31, или при поступлении информации от аналоговых модулей с входа 34.1 — 34.(n — 1), или при поступлении кода операции на вход 33 модуля. Генератор 18 тактовых импульсов служит для синхронизации работы модуля. На его выходах формируются первый и второй тактовые импульсы.

Блок 29 элементов ИЛИ предназначен для сборки кода операции с входа 33 и кодов адресов с входов 34.1

34.(п-!) с последующей передачей через коммутатор 13 адреса на регистр 3. Одновибратор 19 предназначен для формирования импульса по окончании микропрограммы (команды), что характеризуется появлением признака конец команды на выходе поля

6.5 регистра 6. Элемент ИЛИ 21 и элемент И 20 служат для формирования сигнала на прекращение работы модуля.

Элемент ИЛИ 22 служит для сборки сигналов на обнуление триггера 26 или после завершения обработки микропрограммы, или после отказа блока 2 при обработке микропрограммы от основного модуля.

Регистр 23 адреса модуля-дублера .(для данного модуля) предназначен для хранения информации адреса того модуля, в котором имеется блок 2 с ,набором микропрограмм, идентичным набору микропрограмм блока 1 данного модуля, т.е. регистр 23 хранит информацию о том, куда необходимо передать код операции, если блок 1 данного модуля отказал. Регистр 12 предназначен для хранения информации об адресе микропрограммы и выдачи ее аналогичному модулю-дублеру (содержащему набор микропрограмм блока 1 данного модуля в случае отказа блока 1 данного модуля. Триггер 26 отказа предназначен для инициализации отказа блока 1 основного модуля, микропрограмма которого обрабатывается через блок 2 данного модуля-дублера. Блок 30 элементов И служит для разрешения записи адреса микропрограммы в регистр 12, если основной модуль находится в работоспособном состоянии. Коммутатор 24 предназначен для коммутации управляющей информации (адреса микрокоманды) в зависимости от режима работы модуля при передаче информации в другой аналогичный модуль. Коммутатор 25 служит для коммутации адреса передачи управления (т.е. адреса модуля, которому необходимо передать информацию) в зависимости от режима функционирования модуля.

Демуль типлекс о р 9 пред наз нач ен для передачи управления другому аналогичному модулю по выходам 38.1

38. (п-1) модуля. Сумматор 10 служит для обнаружения отказа блока 1.

Сумматор 11 служит для обнаружения отказа блока 2. Триггеры 27 и 28

1273926 ного модуля; в режиме передачи управ ления модулю-дублеру при отказе основного блока памяти данного модуля; в режиме обработки микропрограммы основного модуля при отказе его первого блока памяти аналогичным модулем-дублером.

Адаптивный модуль работает следующим образом.

В исходном состоянии элементы памяти, кроме регистра 23, находятся в нулевом состоянии. В регистр

23 записана информация об адресе модуля-дублера для данного модуля.

1О

20

Режим обработки собственной микропрограммы. Работа модуля начинается с поступления на вход 31 сигнала пуска. Данный сигнал через элемент

16 поступает на вход установки триггера 17 и устанавливает его в еди— ничное достояние. Сигнал с прямого выхода триггера 17 разрешает прохождение с входа 33 кода операции через блок 29 и коммутатор 13 на регистр 3 по концу первого тактового импульса, поступающего с гене— ратора 18. Код операции определяет начальный адрес микропрограммы. Вви— ду того, что триггер 26 находится в нулевом состоянии (т.е. его основной модуль исправен), нулевой сигнал с прямого выхода триггера 26, поступая на управляющие входы демультиплексоров 4 и 8, а также инверсные входы блока 14 определяет обработку данных модулем србственной микропрограммы через блок 1. Второй тактовый импульс с выхода генератора 18 производит запись информации иэ блока 1 в регистр 6 по адресу, хранящемуся в регистре 3.

При записи информации в регистр 6 с выхода поля 6.3 на выход 36 модуля выдается первая микрокоманда на управление, например, операционным устройством. На выходе 6.5 регистра 6 сигнал логического нуля поступает на управляющий вход коммутатора 13 и разрешает запись адреса оче25

35,40

50

55 отказа служат для хранения признаков отказа блоков и 2 соответственно.

Адаптивный модуль может функционировать в следующих режимах: в ре5 жиме обработки собственной микропрограммы; в режиме передачи управления аналогичному модулю при отсутствии отказа основного блока памяти данредной микрокоманды в зависимости от информации, находящейся в-поле

6.1, поле 6.2 и поле 6.4. Если микрокоманда является микрокомандой линейной последовательности, то код адреса определяется кодом немодифицируемых разрядов адреса с выхода 6.4 и модифицируемьпч разрядом адреса с выхода 6.2 регистра 6. В этом случае модифицируемый разряд адреса при нулевом коде логических условий с выхода 6.1 регистра 6 через мультиплексор 7 проходит без изменения.

Если микрокоманда является микро— командой ветвления, то адрес очеред— ной микрокоманды определяется постоянной частью кода адреса (немодифи— цируемой частью) и переменной частью (модифицируемым разрядом адреса).

Если проверяемое логическое условие выполнено, то модифицируемая часть кода адреса имеет единичное значение, и сформированный таким образом адрес очередной микрокоманды через коммутатор 13 поступает на регистр

3 по тактовому импульсу с выхода генератора 18. Далее модуль функционирует аналогично указанному.

Режим передачи управления аналогичному модулю при отсутствии отказа основного блока памяти данного модуля. При выполнении микропрограмм модуль может передать управление аналогичному модулю. Передача управления осуществляется следующим об-. разом. С выхода 6.1 регистра 6 выдает ся код номера модуля, которому необходимо передать управление. Если блок 1 исправен (нулевой сигнал с прямого выхода триггера 27), то информация с поля 6.1 регистра 6 о коде номера модуля, которому передается управление, через коммутатор 25 поступает на управляющий вход демультиплексора 9, на информационный вход которого через коммутатор 24 поступает адрес микропрограммы с поля 6.4 регистра 6. После передачи .управления через демультиплексор 9 другому аналогичному модулю данный модуль про1 должает функционировать в режиме обработки собственной микропрограммы.

После прихода адреса, с которого необходимо начать. выдачу микрокоманд, от другого модуля по одному из входов 34.1 — 34.(п-1) данный адрес через блок 29 поступает на информа1273926 ционный вход коммутатора )3 и на элемент 16. На выходе элемента 16 появляется сигнал, который перебрасывает триггер )7 в единичное состояние и тем самым запускает генератор

18. Первым тактовым импульсом с. выхода генератора 18, поступающим на синхровход регистра 3, информация через коммутатор )3 заносится в регистр 3. По этому адресу происходит )О считывание информации из блока 1.

Далее модуль работает аналогично указанному.

Режим передачи управления модулю— дублеру при отказе основного блока 15 памяти данного модуля. По мере выдачи информации модулем происходит ее контроль в сумматорах 10 (контроли рует блок 1) и 11 (контролирует блок 2) (фиг.2) . При этом происходит 20 контроль как адресной, так и операционной информации и при искажении одного из кодов или несоответствии адреса выбранной микрокоманде сумматор 10 ())) формирует сигнал отказа 25 соответствующего блока памяти. Этот сигнал с приходом тактового импульса на синхровход соответствующего триггера 27 или 28 перебрасывает данный триггер В единичное состоя- Зб ние. При отказе блока 1 единичный сигнал с прямого выхода триггера 27 через элемент 21 обнуляет триггер

17, а также производит перекоммутацию и передачу управления определен в З5 ному модулю-дублеру, адрес которого хранится в регистре 23, а код операции, при выполнении которой произошел отказ, хранится в регистре 12.

Управляющая информация с регистров 234р и 12 через коммутаторы 24 и 25, а также сигнал отказа с триггера 27 поступает на демультиплексор 9, который производит передачу кода операции (адреса невыполненной в данном 45 модуле микропрограммы) определенному модулю-дублеру. После отказа блока

1 данный модуль способен выполнять функции модуля-дублера по отношению к определенному модулю устройства, т.е. в блоке 2 данного модуля хранится набор микропрограмм, идентичный набору микропрограмм блока 1 заранее определенного модуля устройства.

Режим обработки микропрограммы основного модуля при отказе его первого блока памяти аналогичным модулем-дублером.В этом режиме от отказавшего модуля, например, на вход

34.1 поступает управляющая информация, по которой триггер 26 устанавливается в единичное состояние, запрещая тем самым через блок 30 запись пришедшего кода операции в регистр 12 (в нем продолжает храниться информация об адресе текущей микропрограммы данного модуля) . Единичнъй сигнал с прямого выхода триггера 26, поступая на управляющие входы демультиплексоров 4 и 8, а также на инверсные входы блока 14 организует хранение текущей микроко— манды в регистре 5 и определяет обработку данным модулем пришедшего кода операции через блок 2 и выдачу операционных микрокоманд на выход 37 модуля. Если при выполнении микропрограммы отказ блока 2 не происходит, то после окончания обработки микропрограммы с выхода поля 6.5 регистра 6 единичный сигнал через одновибратор 19 и элемент 22 обнуляет триггер 26 и выполнение прерванной микропрограммы через блок 1 про- должается. При обнаружении отказа блока 2 единичный сигнал с прямого выхода триггера 28 через элемент 22 также обнуляет триггер 26, продолжая тем самым выполнение прерванной микропрограммы, а на выходе 39 модуля появляется единичный сигнал, говорящий о том, что произошел такой отказ блока 1 основного модуля и блока 2 данного модуля-дублера, что определенный набор микропрограмм этих двух блоков памяти выполниться не сможет (полный отказ данного набора микропрограмм). Если выполнение собственной микропрограммы в данном модуле не прерывалось обращениями к блоку

2 со стороны основного модуля, то . после окончания микропрограммы сигнал с выхода поля 6.5 регистра 6 обнуляет триггер 17 через элемент

20, так как триггер 28 находился в нулевом состоянии. Если он был в единичном состоянии (был запрос к блоку 2), то по окончании микропрограммы запроса триггер 17 не обнуляется (так как на инверсном входе элемента 20 присутствует единичный сигнал) и модуль продолжает выполнение собственной микропрограммы через блок 1 аналогично укаэанному.

9 127

Формула изобретения

3926

10 ментов ИЛИ, выход которого подключен

10

Адаптивный модуль микропрограммного устройства управления, содер- жащий два блока памяти, коммутатор адреса, регистр микрокоманд, мультиплексор логических условий, триггер пуска, генератбр тактовых импульсов, два блока элементов И, блок элементов ИЛИ, элемент И, три элемента

ИЛИ и одновибратор, причем выход первого блока элементов И соединен с адресным входом первого блока памяти, выход поля логических условий, выход.модифицируемого разряда адреса и выход немодифицируемых разрядов адреса регистра микрокоманд подключены соответственно к управляющему входу и первому информационному входу мультиплексора логических условий и немодифицируемым разрядам первого информационного входа коммутатора адреса, выход мультиплексора логических условий соединен с модифицируемым разрядом первого информационного входа коммутатора адреса, вход пуска модуля подключен к первому входу первого элемента ИЛИ, выход которого соединен с входом установки триггера пуска, прямой выход триггера пуска подключен к входу запуска генератора тактовых импульсов, первый выход которого соединен с синхровходом регистра адреса, выход коммутатора адреса подключен к информационному входу регистра адреса, вход логических условий модуля соединен с вторым информационным входом мультиплексора логических условий, второй выход генератора тактовых импульсов подключен к синхровходу регистра микрокоманд, о т л ич а ю шийся тем, что, с целью повьппения надежности путем передачи управления дублирующим модулям, он содержит буферный регистр адреса, регистр адреса микропрограммы, регистр адреса модуля-дублера, демультиплексор адреса, демультиплексор кода микроонераций, демультиплексор передачи управления, коммутатор передачи адреса, коммутатор передачи управляющей информации, триггер инициализации отказа, два триггера отказа, два сумматора по модулю два, второй блок элементов ИЛИ, причем выход первого блока памяти соединен с первым входом первого блока зле15

55 к информационному входу регистра микрокоманд, выход кода микроопераций регистра микрокоманд соединен с информационным входом демультиплексо ра кода микроопераций, первый выход которого подключен к первому выходу микроопераций модуля и первому входу первого сумматора по модулю два, второй выход демультиплексора кода микроопераций соединен с вторым выходом микроопераций модуля и пер вым входом второго сумматора по модулю два, выход логических условий регистра микрокоманд, выход немодифицируемых разрядов адреса регистра микрокоманд и выход мультиплексора логических условий подключены к первым входам первого и второго сумматоров по модулю два, выход контрольного признака четности регистра микрокоманд соединен с вторыми входами первого и второго сумматоров по модулю два, первый вход кода операции модуля подключен к первому входу второго блока элементов ИЛИ, остальные и-1 входов которого (n — число модулей микропрограммного устройства управления) соединены с одноименными входами второй группы входов кода операции модуля, i-й вход (i — 1, и-1)-й группы вторых входов кода операции модуля подключен к входу установки триггера инициализации отказа, единичный выход которого соединен с инверсным входом элемента И, инверсными входами первого и второго блоков. элементов И, управляющими входами демультиплексора адреса и демультиплексора кода микроопераций, выход второго блока эле- ментов ИЛИ подключен к второму входу первого элемента ИЛИ, второму информационному входу коммутатора адреса и прямому входу второго блока элементов И, выход которого соединен с информационным входом регистра адреса микропрограммы, выход регистра адреса микропрограммы подключен к первому информационному входу коммутатора передачи управляющей информации, выход которого соединен с информационным входом демультиплексора передачи управления, и -1 выходов которого являются информационными выходами

:модуля, выход немодифицируемых 15аз1 рядов адреса регистра микрокоманд и выход мультиплексора логических усло1273926

12 вий подключены к второму информационному входу коммутатора передачи управляющей информации, единичный выход триггера пуска соединен с пря— мым управляющим входом коммутатора адреса, выход регистра адреса подключен к информационному входу демультиплексора адреса, первый выход которого соединен с входом буферного регистра адреса,. выход буфер- 10 ного регистра адреса подключен к прямому входу первого блока элементов

И, выход которого соединен с третьим входом первого сумматора по модулю два, выход первого сумматора по 5 модулю два подключен к информационному входу первого триггера отказа, единичный выход которого соединен с информационным входом демультиплексора передачи управления, пря- 20 мыми и инверсными управляющими входами коммутатора передачи адреса и коммутатора передачи управляющей информации и первым входом второго элемента ИЛИ, выход которого подключен к входу сброса триггера пуска, выход признака конца микропрограммы регистра микрокоманд соединен с информационным входом демультиплексора кода микроопераций, инверсным 30 управляющим входом коммутатора адреса и входом одновибратора, выход которого подключен к первому входу третьего элемента ИЛИ и прямому входу элемента И, выход элемента И соединен с вторым входом второго элемента ИЛИ, первый выход генератора тактовых импульсов подключен к синхровходу регистра адреса микропрограммы и синхровходам первого и второго триггеров отказа, единичный выход второго триггера отказа соединен с выходом признака отказа модуля и вторым входом третьего элемента ИЛИ, выход которого подключен к входу сброса триггера инициализации отказа, выход второго сумматора по модулю два соединен с информационным входом второго триггера отказа, второй выход демультиплексора адреса подключен к третьему входу второго сумматора по модулю два и адресному входу второго блока памяти, выход которого соединен с вторым входом первого блока элементов ИЛИ, выход контрольного признака четности регистра адреса подключен к четвертым входам первого и второго сумматоров по модулю два, информационный вход модуля соединен с входом регистра адреса модуля-дублера, выход которого подключен к первому информационному входу коммутатора передачи адреса, второй информационный вход которого соединен с выходом кода логических условий регистра микрокоманд, а выход коммутатора передачи адреса подключен к управляющему входу демультиплексора передачи управления.! 273926

1273926

10 0

Составитель Г.Виталиев

Редактор С.Лисина Техред Л.Сердюкова Корректор А, Зимокосов

Заказ 6478/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д. 4!5

Производственно-полиграфическое предприятие, r.Óêrîðîä, ул. Проектная, 4