Устройство для свертки по модулю три п-разрядного числа

 

Изобретение относится к вычислительной технике и может быть использовано для обнаружения ошибок при передаче и обработке информации. Целью изобретения является повышение быстродействия устройства. Нечетные разряды контролируемого числа подключаются к входу переноса и входам нечетных разрядов слагаемых четырехразрядного сз мматора. Четные разряды контролируемого числа подключаются к входам четных разрядов слагаемых четырехразрядного сумматора. Выходы нечетных разрядов результата и выход переноса четырехразрядного сумматора соединены соответственно с входами первых разрядов слагаемых и входом переноса первого двухразрядного .1матора. Выходы четных разрядов результата четьфехразрядного сумматора соединены с входами вторых разрядов слагаемых первого двухразрядного сумматора. Выход нечетного разряда результата и выход переноса первого двухразрядного сумматора, а также выход элемента И-ИЛИ соединены соответственно с входом переноса и входами первых разрядов слагаемых второго двухразрядного сумматора. Выход результата четного разряда первого двухразрядного сумматора соединен с входом второго разряда первого слагаемого второго двухразрядного сумматора. Выходы результата и переноса первого двухразрядного сумматора соединены с соответствующими входами элемента И-ИЛИ. На выходах результата второго двухразрядного сумматора формируется свертка по модулю три. 1 ил. а б (Л 1ч9 РО IS9

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1282136 А 1 б114 С 06 F 11/10

Н ABTGPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3926834/24-24 (22) 11,07.85 (46) 07.0 1.87. Бюл. N - 1 (71) Специальное конструкторское бюро вычислительной техники СО АН СССР (72) В.P.Ýðäìàí (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Ф 949658, кл. G 06 F 11/10, 1979 °

Авторское свидетельство СССР

Ф 1105896, кл. С 06 F 11/10, 1982. (54) УСТРОЙСТВО ДЛЯ СВЕРТКИ ПО МОДУЛЮ ТРИ и -РАЗРЯДНОГО ЧИСЛА (57) Изобретение относится к вычислительной технике и может быть использовано для обнаружения ошибок при передаче и обработке информации.

Целью изобретения является повышение быстродействия устройства. Нечетные разряды контролируемого числа подключаются к входу переноса и входам нечетных разрядов слагаемых четырехразрядного сумматора. Четные разряды контролируемого числа подключаются к входам четных разрядов слагаемых четырехразрядного сумматора. Выходы нечетных разрядов результата и выход переноса четырехраэрядного сумматора соединены соответственно с входами первых разрядов слагаемых и входом переноса первого двухразрядного сумматора. Выходы четных разрядов результата четырехразрядного сумматора соединены с входами вторых разрядов слагаемых первого двухразрядного сумматора. Выход нечетного разряда результата и выход переноса первого двухразрядного сумматора, а также выход элемента И-ИЛИ соединены соответственно с входом переноса и входами первых разрядов слагаемых второго двухразрядного сумматора.

Выход результата четного разряда первого двухразрядного сумматора соединен с входом второго разряда первого слагаемого второго двухраэрядного сумматора. Выходы результата и переноса первого двухразрядного сумматора соединены с соответствующими входами элемента И-ИЛИ. На выходах результата второго двухразрядного сумматора формируется свертка по модулю три. 1 ил.

128213б

Изобретение относится к вычислительной технике и может быть использовано для обнаружения ошибок при передаче и обработке информации, Цель изобретения — повышение быст- 5 родействия.

На чертеже приведена функциональная схема устройства.

Устройство содержит четырехразрядный сумматор 1, двухразрядные сумматоры 2 и 3, элемент И-ИЛИ 4.

Устройство работает следующим образом.

Нечетные разряды контролируемого числа соединяются с входом переноса и входами нечетных разрядов первого и второго слагаемых четырехразрядного сумматора 1 в произвольном порядке. Четные разряды контролируемого числа соединяются произвольно с входами четных разрядов первого и второго слагаемых четырехразрядного сумматора 1. На четырехразрядном сумматоре 1 и первом двухразрядном сумматоре 2 происходит двухступенчатое суммирование разрядов контролируемого числа с учетом их веса. Четные разряды суммируются с весовым коэф.фициентом "2", а нечетные — с весовым коэффициентом "1".

При разрядности контролируемого числа, меньшей 9, свободные входы слагаемых и переноса четырехразрядного сумматора 1 соединяются с шиной нулевого потенциала.

Свертка по модулю три контролируемого числа снимается с выхода результата второго двухразрядного сумматора 3.

Формула изобретен.ия

Устройство для свертки по модулю три и -разрядного числа (n 9), со45 держащее четырехразрядный сумматор и первый двухразрядный сумматор, причем входы четных и нечетных разрядов слагаемых четырехраэрядного сумматора соединены соответственно с четными и нечетными разрядами входа контролируемого числа устройства, третий разряд выхода результата четыремразрядного сумматора соединен с входом первого разряда первого сла гаемого первого двухразрядного сумматора, второй и четвертый разряды выхода результата четырехразрядного сумматора соединены с входами вторых разрядов соответственно первого и второго слагаемых первого двухразрядного сумматора, о т л и ч а ю щ е— е с я .тем; что, с целью повышения быстродействия, в него введены второй двухразрядный сумматор и элемент

И-ИЛИ, причем первый разряд выхода результата и выход переноса четырехразрядного сумматора соединены соответственно с входом переноса и входом первого разряда второго слагаемого первого двухразрядного сумматора, первый разряд выхода результата которого соединен с входом переноса второго двухразрядного сумматора и первым входом элемента И-ИЛИ, выход переноса первого двухразрядного сумматора соединен с входом первого разряда первого слагаемого второго двухразрядного сумматора и вторым входом элемента И-ИЛИ, выход, которого соединен с входом первого разряда второго слагаемого второго двухразрядного сумматора, выход результата которого является выходом устройства, второй разряд выхода результата первого двухразрядного сумматора соединен с третьим и четвертым входами элемента И-ИЛИ и входом второго разряда первого слагаемого второго двухразрядного сумматора, вход второго разряда второго слагаемого которого соединен с шиной нулевого потенциала устройства, вход переноса четырехразрядного сумматора соединен с соответствующим нечетным разрядом входа контролируемого числа устройства.

1282136

Составитель В.Гречнев

Редактор С.Пекарь Техред:B.Кадар Корректор М.Максимийинец

Заказ 7268/48 Тираж 670 Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,. Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4