Устройство для контроля параллельного кода на четность

 

Изобретение относится к области автоматики и вычислительной техники . Может быть использовано для проверки на четность информации в системах передачи и обработки информации . Целью изобретения является сокращение оборудования. Поставленная цель достигается применением блока подсчета единиц, выходы которого , соответствующие кодам с четным количеством единиц, объединяются первым элементом ИЛИ,а выходы, соответствующие нечетному количеству единиц, объединяются вторым элементом ИЛИ. Выход первого или второго элемента ИЛИ принимается за выход неисправности в зависимости от вида контроля (на нечетность или четность ) . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 1 1) 4 С 06 F 11/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,:,„

К А BTOPGHOMY СВИДЕТЕЛЬСТВУ

Б,.", „:,, (21) 3899050/24-24 (22) 20.05.85 (46) 07.12.86. Бюл. )1 45 (72) Ю,П. Зубков (53) 68 1.3 (088.8) (56) Авторское свидетельство СССР

)1* 1103239, кл. С 06 F 11/10, 1983..

Селлерс Ф. Методы обнаружения ошибок в работе ЗЦВМ. M. Мир, 1972, с.73, фиг. 4 и 6. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО КОДА НА ЧЕТНОСТЬ (57) Изобретение относится к области автоматики и вычислительной техники. Может быть использовано для проверки на четность информации в системах передачи и обработки информации. Целью изобретения является сокращение оборудования. Поставленная цель достигается применением блока подсчета единиц, выходы которого, соответствующие кодам с четным количеством единиц, объединяются первым элементом ИЛИ, а выходы, соответствующие нечетному количеству единиц, объединяются вторым элементом ИЛИ. Выход первого или второго элемента ИЛИ принимается за выход неисправности в зависимости от вида контроля (на нечетность или четность). 1 ил.

1-е пороговые элементы второй группы 6 (1а1с 1с).

При нулевом контролируемом коде на выходах всех пороговых .элементов второй группы 6 — нулевые сигналы. В этом случае на выходе первого элемента НЕ группы 7 формируется единичный сигнал, который через первый элемент ИЛИ 10 формирует сигнал четности на выходе 12 устройства (на остальных входах элементов ИЛИ 10 и 11 будут нулевые сигналы).

Если в контролируемом коде содержится одна единица, то появляется единичный сигнал только на выходе первого порогового элемента группы 6. В этом случае первый элемент НЕ группы 7 закрывается и единичный сигнал появляется на выходе первого элемента И группы 8, который через второй элемент ИЛИ 11 формирует сигнал нечетности на выходе 13 устройства.

В том случае, когда контролируемый код содержит и единиц (в нашем случае и = 4), единичные сигналы будут на выходах всех пороговых эле» ментов второй группы 6. При этом будет закрыт первый элемент НЕ группы 7 сигналом с выхода первого порогового элемента группы 6 и все элементы И группы 8 сигналами с выходов соответствующих элементов НЕ группы 7. Только сигнал с выхода четвертого порогового элемента группы 6 через первый элемент ИЛИ 10 сформирует сигнал четности на выходе 12 устройства.

1 1275449

Изобретение относится к автоматике и вычислительной технике и может быть использовано для проверки на четность информации в системах передачи и обработки информации.

Целью изобретения является сокращение оборудования.

На чертеже изображено устройство для контроля параллельного кода на четность (для четырех разрядов). 1О

Устройство содержит информационные входы 1 устройства, регистр 2, блок 3 подсчета единиц, первую группу 4 пороговых элементов, аналоговый сумматор 5, вторую группу 6 по- 15 роговых элементов, группу 7 элементов НЕ, группу 8 элементов И,узел 9. формирования опорных напряжений, первый элемент ИЛИ 10, второй элемент ИЛИ 11, выходы 12 и 13 четнос- 20 ти и нечетности устройства, группу

14 резисторов аналогового сумматора 5.

Устройство работает следующим образом.

Исходная информация поступает по информационным входам 1 устройства на регистр 2. Выходные сигналы регистра в виде напряжения соответствующей амплитуды поступают на ин- 30 формационные входы пороговых элементов первой группы 4. Если с выхода регистра 2 поступает единичный сигнал, то он проходит на выход порогового элемента. Пороговое напряже- З ние на управляющие входы пороговых элементов первой группы 4 поступает с выхода узла 9 формирования опорных напряжений.

Входные напряжения пороговых элементов первой группы 4 суммируются на аналоговом сумматоре 5. Сигнал с выхода аналогового сумматора 5 поступает на информационные входы пороговых элементов второй группы б,для . каждого из которых с узла 9 формирования опорных напряжений подаются опорные напряжения определенной величины.

Аналоговый сумматор 5 можно выполнить в виде группы резисторов.

Опорные напряжения подобраны таким образом, что при нулевом контролируемом коде не срабатывает ни один из пороговых элементов второй группы 6, а при наличии в контролируемом коде k единиц срабатывают все

При других значениях контролируемого кода единичные сигналы появляются на выходах элементов И группы 8, соответствующих определенному количеству единиц, и формируется сигнал четности или нечетности на выходах 12 и 13 устройства в saвисимости от четности или нечеткости количества единиц в контролируемом коде.

Наличие выходов 12 и 13 четности и нечетности устройства позволяет контролировать коды как с четным, так и с нечетным количеством единиц.

При этом соответствующий выход устройства считается выходом неисправности.

3 1

Формула изобретения

Составитель В. Гречнев

Техред В.Кадар Корректор Г. Решетник

Редактор В. Иванова

Заказ 6562/41

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35; Раушская наб., д. 4/5, Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4

Устройство для контроля параллельного кода на четность, содержащее регистр и два элемента ИЛИ, выходы которых являются соответственно выходами четности и нечетности устройства, входы регистра являются информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, в него введены две группы пороговых элементов, группа элементов НЕ, группа элементов И, узел формирования опорных напряжений и аналоговый сумматор, причем информационные входы пороговых элементов первой группы соединены с выходами регистра, выходы пороговых элементов первой группы соединены с информационными входами аналогового сумматора, информационный выход которого соединен с информационными входами пороговых элементов второй группы, управляющие входы пороговых элементов первой группы соединены с выходом логической единицы узла форми275449 4 рования опорных напряжений, управляющий вход каждого i-ro порогового элемента второй группы соединен с соответствующим выходом узла формирования опорных напряжений (1=i=n, где и — разрядность контролируемого числа), выходы пороговых элементов второй группы соединены с входами соответствующих элементов НЕ группы, выход первого элемента НЕ группы и выходы четных элементов И группы соединены с соответствующими входами первого элемента ИЛИ,выходы нечетных элементов И группы соединены с соответствующими входами второго элемента ИЛИ, выход каждого j-ro порогового элемента второй группы и выход каждого (j+1)-ro элемента НЕ группы соединены соответственно с первым и вторым входами

j-го элемента И группы (1

2S четном значении п и с соответствующим входом второго элемента ИЛИ при нечетном значении п.

Устройство для контроля параллельного кода на четность Устройство для контроля параллельного кода на четность Устройство для контроля параллельного кода на четность 

 

Похожие патенты:

Изобретение относится к области цифровой вычислительной техники и может быть использовано в ЭВМ и цифровых системах с повьшенной достоверностью функционирования, может быть использовано для контроля распределителя

Изобретение относится к юблаС- ти вычислительной техники и касается техники передачи и хранения вычислительной информации

Изобретение относится к области вычислительной техники и автоматики и может быть использовано для построения надежных цифровых устройств

Изобретение относится к области вычислительной техники и предназначено для использования в трактах передачи дискретной информации между цифровыми устройства1-ш

Изобретение относится к вычислительной технике и может быть использовано для контроля временной, диаграммы работы различных блоков управления и контроллеров

Изобретение относится к системам и средствам автоматического контроля функциональных элементов и устройств импульсной техники

Изобретение относится к автома тике и вычислительной технике и может быть использовано при тестовой диагностике дискретных объектов

Изобретение относится к области Цифровой вычислительной техники и может быть использовано в ЭВМ и цифровых системах с повьшенной достоверностью функционирования, В устройство , содержащее триггер, четыре элемента И и элемент ИЛИ, введены п+1 триггеров, где п - количество выходов контролируемого распределителя, п+2 элементов И и п-2 коммутаторов, что прив одит к повышению достоверности контроля

Изобретение относится к области вычислительной техники и может быть использовано в устройствах обработки цифровой информации повышенной надежности

Изобретение относится к области передачи информации и предназначено для измерения значения отношения сигнал-шум на входе декодера

Изобретение относится к области кодирования и декодирования данных, в частности к способу и устройству декодирования кода порождающей матрицы с низкой плотностью

Изобретение относится к вычислительной технике, в частности к обнаружению и исправлению ошибок при передаче информации по каналам связи или записи/чтения информации на устройствах памяти, например системах магнитной, магнитооптической, оптической памяти

Изобретение относится к вычислительной технике и может быть использовано для организации контроля работоспособности сдвигателей двоичных кодов высокопроизводительных цифровых вычислительных машин и систем

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных вычислительных систем

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения различных устройств обработки дискретной информации

Изобретение относится к области вычислительной техники
Наверх