Устройство для контроля блоков управления

 

Изобретение относится к вычислительной технике и может быть использовано для контроля временной, диаграммы работы различных блоков управления и контроллеров. Целью изобретения является повьшение достоверности контроля. Цель достигается тем, что в устройство, содержащее счетчик, триггер, сумматор по модулю два, элементы ИЛИ, И, НЕ, введены запоминающий блок, два регистра, второй счетчик, два накапливающих сумматора , генератор тактовых импульсов , группа Т-триггеров, два D-триггера, второй сумматор по модулю два, дешифратор, группа элементов И, блок элементов И, группа элементов ИЛИ, четыре элемента ИЛИ, три элемента И, две группы одновибраторов. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„,SU„„1242962 А 1 g 4 С 06 Р 11/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3809991/24-24 (22) 10.11.84 (46) 07.07.86. Бюл. У 25 (72) В. Н. Самошин и В. А. Мельников .(53) 681,3(088.8) (56) Авторское свидетельство СССР

Ф 714398, кл. G 06 F 11/00, 1978.

Авторское свидетельство СССР

У 1003088, кл. G 06 F 11/00, 1981. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано для контроля временной. диаграммы работы различных блоков управления и контроллеров . Целью изобретения является повышение достоверности контроля. Цель достигается тем, что в устройство, содержащее счетчик, триггер, сумматор по модулю два, элементы ИЛИ, И, НЕ, введены запоминающий блок, два регистра, второй счетчик, два накапливающих сумматора, генератор тактовых импульсов, группа Т-триггеров, два D-триггера, второй сумматор по модулю два, дешифратор, группа элементов И, блок элементов И, группа элементов ИЛИ, четыре элемента ИЛИ, три элемента И, две группы одновибраторов. 2 ип.

1242962

Изобретение относится к вычислительной технике и может быть использовано для контроля временной диаграммы работы различных блоков управления и контроллеров. 5

Цель изобретения — повышение достоверности контроля.

На фиг. представлена функциональная схема устройства дла контроля блоков управления; на фиг. 2 — !ц пример временной диаграммы устройства управления.

Устройство содержит запоминающий блок (ПЗУ) 1, первый 2 и второй 3 накапливающие сумматоры, первый 4 !5 и второй 5 регистры, второй б и.первый 7. счетчики, группу Т-триггеров

8.1 — 8.!, BS-триггер 9, первый 10 и второй 11 D-триггеры, дешифратор 12, первый 13 и второй 14 сумматоры по 20 модулю два, группу элементов И 15.1 — .

15.и, блок 16 элементов И, второй 17 и третий 18, четвертый !9 и первый 20 элементы И, группу элементов ИЛИ

21 .1 — 21 . И, блок 22 элементов ИЛИ, 25 третий 23 и четвертый 24 элементы ИЛИ, элемент НЕ 25, второй 26, первый 27 и пятый 28 элементы ИЛИ, первую группу одновибраторов 29.! — 29.h, вторую группу одновибраторов 30.1

30., второй 31 и первый 32 одновибраторы, генератор 33 тактовых импульсов, второй 34, первый 35 и тре1 тий 36 элементы задержки, информа ционные входы 37.1 — 3?.й, вход 38 признака конца работы, вход 39 кода операции, тактовый вход 40, первый 41, второй 42, третий 43, четвертый 44 и пятый 45 выходы.

Устройство для контроля блоков . 4Î управления работает следующим образом.

На вход 39 устройства поступает код операции, который получает блок управления (не показан) для выбора

45 режима работы. Тактовые Импульсы, формируемые генератором блока управления, поступают на вход 40, а сигнал окончания работы блока управления — на вход 38 устройства.

В каждой ячейке ПЗУ 1 хранится информация, состоящая из трех частей: суммы кодов чисел, соответствующих всем сменам информации на данном такте, суммы кодов чисел, соответствующих всем временным интервалам до каждой смены информации в данном такте от начала этого такта

2 и,кода адреса ячейки ПЗУ 1, в кото- рой хранится аналогичная информация для следующего такта работы устрой-, ства управления.

Начало работы устройства начинается с поступления кода операции на вход 39. При этом RS-триггер 9 через элемент ИЛИ 27 и одновибратор 32 устанавливается в единичное состояние, подготавливая к записи информации группу Т-триггеров 8.1

8.и и запуская генератор 33 такто-, вых импульсов, импульсы с которого начинают заполнять счетчик 6.

С началом формирования временной диаграммы на входах 37.1 — 3?.и в каждом такте начинается фиксация двоичных кодов чисел, соответствую— щих каждой смене информации в такте на Т-триггерах 8.1 — 8. и. При каждой смене информации на входах 37.1—

3?.Н определенные одновибраторы 29.!в

29 .и первой группы и 30.1 — 30. и второй группы выбирают импульсы, которые через блок элементов ИЛИ

2!.1 — 2!.п инициируют запись нового двоичного кода в Т-триггеры 8.1—

8,й группы.

Сигнал каждой смены информации через элемент ИЛИ 26 и элемент 35 задержки, необходимый для установки

Т-триггеров 8.1 — 8.п в новое состояние, разрешает прохождение кода двоичного числа, соответствующего данной смене информации, через группу элементов И !5.1 — 15.и на информационнЫй вход накапливающего сумматора 2. ! ажпая смена информации на вхо-, дах 3?.! — 37. 1 через элемент ИЛИ 26 инициирует запись в регистр 5 кода временного Интервала от начала данного такта работы устройства управления до данной смены информации в данном такте. Этот же сигнал с элемента ИЛИ 26 через элемент 36 задержКи, обусловленной переходными процессами в регистре 5., разрешает запись кодов временных интервалов из регистра 5 через блок 16 элеменгов И в накапливающий сумматор 3.

Перед началом работы устройства с входа 39 через блок 22 элементов ИЛИ в регистр 4 заносится код операции,, который соответствует определенному начальному адресу ПЗУ 1 °

Эта запись информации в регистр 4 синхронизируется импульсом с одно1242962

20 иФ

Формула изобретения

Устройство для контроля блоков управления, содержащее первый счетчик, RS-триггер, первый сумматор по модулю два, первый элемент ИПИ, первый элемент И и элемент HE прйчем выход первого элемента И соединен со счетным входом первого счетчика, тактовый вход устройства соединен с входом элемента НЕ, о т л и ч а ю—

55 щ .е е с я тем, что, с целью повы.шения достоверности контроля, оно содержит запоминающий блок, первый .и второй регистры, второй счетчик, вибратора 32 через элемент ИЛИ 24.

Каждому коду операции устройства управления соответствует свой начальный адрес ПЗУ 1.

Считывание информации с ПЗУ 1 происходит во втором полупериоде каждого рабочего такта устройства управления, когда единичный сигнал с выхода элемента НЕ .25 обнуляет счет- . чик 6, подготавливая его к работе íà 10 следующем -такте, и, поступая на синхровход дешифратора 12, разрешает считывание информации по.начальному адресу с ПЗУ 1. Считываемая информация состоит из трех частей.- 15

По третьему выходу ПЗУ .l считывается истинная сумма кодов чисел, соответствующая всем временным интервалам до каждой смены информации в данном такте, и поступает на второй вход блока 14 суммы по модулю два, где складывается с действительной аналогичной суммой на данном такте работы устройства управления с выхода накапливающего сумматора 3. 25

По второму выходу ПЗУ 1 считывается истинная сумма кодов чисел, соответствующих всем сменам информации на данном такте, и поступает на второй вход блока 13 суммы по модулю два, где складывается с действительной аналогичной суммой на данном такте работы устройства управления с выхода накапливающего сумматора 2.

По первому выходу ПЗУ l считывается код адреса ячейки ПЗУ 1, в кото35 рой хранится аналогичная информация для следующего такта работы устройства управления, и записывается в регистр .4 через блок 22 элемен40 тов ИЛИ по сигналу с выхода элемента НЕ 25 через элемент ИЛИ 24, за, держанному на элементе 35 задержки на время переходных процессов дешифратора 12 и считывания ПЗУ 1.

В случае возникновения простой и/или временной ошибки на выходах соответствующих блоков 13 и 14 суммы по модулю два появляются единичные сигналы, которые по импульсу с элемента НЕ 25, задержанному на элементе 35 задержки на время переходных процессов дешифратора 12 и считывания ПЗУ 1, записываются в соответствующие D-триггеры 10 и ll. Комбинации их выходный сигналов на элементах И 17 — 19 и ИЛИ 28 дают четыре значения сигнала ошибки: на выходе 41 устройства — сигнал простой ошибки при отсутствии временной, на выходе 43 устройства — сигнал временной ошибки при отсутствии простой ошибки, на выходе 42 устройства сигналы простой и временной ошибок, на выходе 44 — сигнал либо простой, либо временной ошибки (общий сигнал ошибки).

Счетчик 7, обнуленный при подаче кода операции на вход 39 устройства импульсом с одновибратора 32, инициализирует на выходе код такта, в котором произошла ошибка, так как до выдачи общего, сигнала ошибки на

его счетный вход через элемент И 20 поступают тактовые импульсы устройства управления с входа 40. Единичный сигнал ошибки с выхода элемента ИЛИ 28 через элемент ИЛИ 23 и одновибратор 31 обнуляет регистр 4 и RS-триггер 9, прекращая тем самым работу устройства.

По информации на выходах 41 — 45 устройства можно судить о том, какого типаи накаком тактеработы устро ства управленияпроизошла ошибка.

Если ошибка в работе устройства управления отсутствует, то все потактные сравнения соответствующих сумм приводят к нулевым сигналам на выходах 41 — 44 устройства, а на выходе счетчика 7 инициализируется код номера последнего такта устройства управления на данный момент времени.

По окончании работы устройства управления сигнал с входа 38 через элемент ИЛИ 23 и одновибратор 31 обнуляет регистр 4 и RS-триггер 9, подготавливая устройство контроля к приему следующего кода операции.

4242962 первый и второй накапливающие сумматоры, генератор тактовых импульсов, группу Т-триггеров, первый и второй

D-триггеры, второй сумматор по модулю два, дешифратор, группу элементов И, блок элементов И, группу элементов ИЛИ, блок элементов ИЛИ, вто,рой, третий, четвертый и пятый элементы ИЛИ, второй, третий и четвер- 30 тый элементы И, первую и вторую группы одновибраторов, первый и второй одновибраторы, три элемента задержки, причем i-й информационный вход устройства соединен через З.-е одновибраторы первой и второй групп с входами i-го элемента ИЛИ группы

:вого регистра соединена через дешифратор с группой входов запоминающего блока, первыя группа выходов которого соединена с второй группой входов блока элементов ИЛИ, вторая 50 группа выходов запоминающего блока подключена к первой группе информационных входов первого сумматора по модулю два, третья группа выходов . запоминающего блока подключена к 55 первой группе информационных входов второго сумматора по модулю два, группы выходов первого и второго на1 капливающих сумматоров соединены соответственно с вторыми группами информационных нходов первого и второго сумматоров по модулю два, вьгхо — ды которьг< соединены с информационными входами первого и второго D-триггеров соответственно, вход признака конца работы блока управления соединен с первым входом третьего элемента ИЛИ,, второй вход которого соединен с вьгходом элемента ИЛИ и инверс- ° ным входом первого элемента И, вход обнуления второго счетчика объединен со стробирующим входом дешифрагора и подключен к выходу элемента HE синхровходы первого и второго D-триггеров, первый вход четвертого элемента ИЛЛ и вход второго элемента задержки объединены и подключены через первый элемент "-.àäåðæêè к выходу элемента НЕ„ выход первого элемента ИЛИ через первый одновибратор соединен с S-входом RS-триггера, вторым входом четвертого элемента ИЛИ и входом обнуления первого счетчика, выход которого является выходом результата контроля устройства, выход RS-триггера соединен с входом запуска генератсра тактовых импульсов и информационными входами Т-триггеров групгы, выход генератора такговых импульсов соединен со счетным входом второго счетчика, группа выходов которого соединена с ". ðóïïîé информационных входов второго регистра, синхровход которого соединен с выходом второго элемента ИЛИ и через третий элемент задержки — с вторыми входами элементсв И группы и входом блока элементов И, группа входов когорого подключена к группе выходов, второго регистра., группа выходов блока элементов И соединена с группой информационных входов второго накапливающего сумматора, выход первого D-триггера соединен с прямым входом второго элемента И, инверсным входом гретьего элемента И, первым входом .етвертого элемента И и первым входом пятого элемента ИЛИ, выход второ:".o D-триггера соединен с инверсным входом второго элемента И, прямым входом третьего элемента И и вторыми входами четвертого элемента И и пятого элемента ИЛИ, выходы второго, третьего, четвертого элементов И и пятого элемента ИЛИ образуют группу выходов ошибки устройства.

1242962

Составитель И. Сафронова

Редактор О. Юрковецкая Техред p,Гортвай КорРектор А.Зимокосов

Заказ 3706/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4