Буферное запоминающее устройство

 

Изобретение относится к области вычислительной техники, в частности ,к запоминающим устройствам, может быть использовано в качестве буферного запоминающего устройства систем обработки информации и является усовершенствованием изобретения по авт. св. № 1176382. Целью изобретения является повьшение надежности устройства. Устройство содержит блок 1 памяти, .счетчики записи 4 и считывания 5, реверсивный счетчик 6, элементы И, ИЛИ, коммутаторы, триггеры, дешифратор 27, дополнительный счет-- чик 26, генератор 28 импульсов. Устройство позволяет сформировать сигнал запроса на чтение информации до . накопления заданного блока обмена. 1 ил. с $ (Л to 00 со 00 01 N)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„Я0„„128385О

А2 р с(G 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1176382 (21) 3910075/24-24 (22) 10.06.85 (46) 15. 01. 87. Бюл. У 2 (72) В.С.Лупиков, С.С.Спиваков и В,B.Áîãäàíîâ (53) 681.327 (088.8) (56) Авторское свидетельство СССР

В 1176382, кл. G 11 С 7/00, 1983, (54) БУФЕРНОЕ ЗАПОМИНАНМЦЕЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники, в частности к запоминающим устройствам, может быть использовано в качестве буферного запоминающего устройства систем обработки информации и является усовершенствованием изобретения по авт. св. Ф 1176382. Целью изобретения является повышение надежности устройства. Устройство содержит блок

1 памяти, .счетчики записи 4 и считывания 5, реверсивный счетчик 6, элементы И, ИЛИ, коммутаторы, триггеры, дешифратор 27, дополнительный счет-. чик 26, генератор 28 импульсов ° Устройство позволяет сформировать сигнал запроса на чтение информации до, накопления заданного блока обмена.

1 ил.

1283850

Изобретение относится к запоминающим устройствам и может быть использовано в качестве буферного запоминающего устройства систем обработки информации. 5

Цель изобретения — повышение надежности устройства.

На чертеже представлена структурная схема предлагаемого буферного запоминающего устройства.

Устройство содержит блок 1 памяти с информационными входами 2 и выходами 3, счетчик 4 адреса записи, счетчик 5 адреса чтения, реверсивный счетчик 6, первый вход 7 управления. первый элемент ИЛИ 8, первый коммутатор 9, второй коммутатор 10, второй элемент ИЛИ 11„ первый триггер

12, первый элемент И 13, второй 14 и первый 15 выходы управления, второй 16 и третий 17 входы управления„ установочный вход 18 "òðåòèé коммутатор 19, формирователь 20 импульсов, третий элемент ИЛИ 2 1, второй, 25

22 и третий 23 триггеры, второй 24 и третий 25 элементы И, дополнительный счетчик 26, дешифратор 27, генератор 28 импульсов. Коммутаторы 9 и

19 могут быть выполнены в виде кроссировочного поля или многопозиционного переключателя. Коммутатор 10 может быть выполнен в виде кроссировочного поля или набора переключателей.

Устройство работает следующим образом.

Перед началом работы сигналом по входу 18 начальной установки 4 адреса зап си, счетчик 5 адреса чтения, реверсивный счетчик 6, триггеры 12, 22 и 23, дополнительный счетчик 26 устанавливаются в нулевые состояния.

Для организации обмена информацией между источником и приемником в

9 режиме с предварительным накоплением блока данных коммутаторы 9, 10 и 19 устанавливаются в положения, соответствующие требуемой величине блока об" мена, а именно: при блоке обмена равным 2 единиц (где 1(= 1,..., n, n— разрядность счетчиков 4-6), коммутаторы 9 и 19 устанавливаются в положения, при которых к К-входу триггера

12 подключается выход К-го разряда счетчика 5 адреса чтения, а к входу формирователя 20 подключается выход

К-го разряда счетчика 4 адреса за,-. писи, а коммутатор 10 при этом устанавливается в положение, при котором на входы элемента ИЛИ 11 подключаются выходы I(+ 1,...,n разрядов реверсивного счетчика 6.

При выполнении операции записи на информационные входы 2 устройства подается информация, подлежащая записи, в сопровождении импульса записи на первом входе 7 управления устройства. Сигнал на первом входе управления устройства, воздействуя на вход управления блока памяти, обеспечит подключение к его адресным входам выходных сигналов счетчика 4 адреса записи и запись по этому адресу данных с входных информационных шин 2 устройства.

По заднему фронту сигнала на первом входе 7 управления устройства производится модификация соцержимого счетчика 4 адреса записи и реверсивного счетчика 6, т.е. к их содержимому добавляется единица ° Запись последующих информационных посылок осуществляется аналогично. По накоплению в буферном запоминающем устройстве требуемого блока обмена на выходе элемента ИЛИ t1, т,е. на первом выходе 15 управления устройства появляется высокий уровень сигнала, свидетельствующий о том, что устройство готово к выполнению операции ..тения данных.

Однако запрос за чтением информации может быть сформирован и до накопления заданного блока обмена. Это происходит в моменты низкой интенсивности потока заявок на запись, когда время накопления блока обмена будет превосходить допустимое время задержки передаваемой информации в буферном запоминающем устройстве.

Это выполняется следующим образом.

По сигналу на входе 18 начальной установки триггеры 22 и 23 и счетчик

26 устанавливается через элемент ИЛИ

21 в нулевое состояние. Первый же запрос на запись по входу 7 управления устройства через открытый элемент И 25 установит триггер 22 в единичное состояние, тем самым разрешается прохождение через элемент И 24 на счетчик 26 импульссв с генератора 28. На дешнфраторе 27 выделяется состояние счетчика 26, определяющее допустимую задержку информации в блоке 1 памяти. Выходной сигнал дешифратора 27 устанавливает в единич12838

3 ное состояние триггер 23, сигнал с прямого выхода которого поступит на дополнительный вход элемента ИЛИ 11 и на первом выходе 15 управления устройства сформируется запрос за чтением информации. Если же до момента появления сигнала на выходе дешифратора 27 в блок 1 памяти будет записан блок данных, равный заданному блоку обмена, то выходной сигнал ком- 10 мутатора 19 через формирователь 20 и элемент ИЛИ 2 1 сбрасывает в нулевое состояние триггеры 22 и 23, тем самым начиная новый отсчет времени.

При необходимости получения блока данных приемник информации посылает сигнал на второй вход 16 управления устройства, который устанавливает триггер 12 в единичное состояние. При этом на втором выходе 14 управления устройства появляется высокий уровень сигнала, свидетельствующий о том, что устройство выполняет операцию чтения блока данных, Следует отметить, что в это время устройство способно удовлетворять и запросы на- запись данных, При выполнении операции чтения блока данных, т.е. после того, как триггер

12 установится в единичное состояние, он разрешит прохождение на выход элемента И 13 сигналов с третьего входа 17 управления устройства, частота которых определяется требуемой скоростью чтения данных. Каждый сигнал на выходе элемента И 13, воздействуя на управляющий вход блока

1 памяти„ обеспечит. подключение к

его адресным входам выходных сигналов счетчика 5 адреса чтения. Осуществляется чтение данных из блока 1 памяти по адресу, сформированному счетчиком 5 адреса чтения на выходные информационные шины 3 устройства.

Задним фронтом сигнала на выходе эле-45 мента И 13 осуществляется модификация содержимого счетчика 5 адреса чтения (добавляется единица) и реверсивного счетчика 6 (нь читается единица). Операция чтения данных повторяется до тех пор, пока не сосчитается весь блок данных, т.е. 2" единиц информации, после чего задним фронтом сигнала на R-входе триггера 12 последний устанавливается в нулевое состояние.

При этом на втором выходе 14 управления устройства появится низкий уровень сигнала, свидетельствующий о том, что блок данных бып -выдан приемг

50 4 нику информации. Следует отметить, что для нормальной работы устройства сигналы на первом 7 и третьей 17 входах управления устройства должны быть разнесены во времени.

Предлагаемое буферное запоминающее устройство обеспечивает и другие режимы обмена данными между источником и приемником информации.

Так, например, при установке ком-, мутаторов 9 и 19 в положение, при котором R-вход триггера 1? подключается вместе с входом формирователя 20 к выходу элемента ИЛИ 8, устройство также будет осуществлять обмен блоками данных. Однако объем блоков информации будет непостоянным, как в первом случае, так как считывание х данных начинается при накоплении 2 единиц информации, а заканчивается по опустошению буферного запоминающего устройства.

Формула изобретения

Буферное запоминающее устройство по авт. св. Р 1176382, о т л и ч аю щ е е с я тем, что, с целью повышения надежности устройства, в него введены генератор импульсов, третий коммутатор, формирователь импульсов, дополнительный счетчик, третий элемент ИЛИ, второй и третий элементы

И, дешифратор, второй и третий триггеры, причем выход генератора импульсов соединен с первым входом второго элемента И, второй вход и выход которого подключены соответственно к выходу второго триггера и счетному входу дополнительного счетчика, выходы которого соединены с входами дешифратора, выход которого подключен к S-входу третьего триггера, Rвход которого соединен с выходом третьего элемента ИЛИ установочным входом дополнительного счетчика и

R-входом второго триггера, S-вход которого подключен к выходу третьего элемента И, входы которого соединены соответственно с первым входом управления устройства и инверсным выходом третьего триггера, прямой выход которого подключен к дополнительному входу второго элемента ИЛИ, входы третьего элемента ИЛИ соединены с установочным входом устройства и выходом формирователя импульсов, вход которого подключен к выходу третьего коммутатора, входы которого соединеi283850 ны с выходами счетчика адреса записи которого также соединен с дополнии выходом первого элемента ИЛИ, выход тельным входом первого элемента И.

Составитель О.Кулаков

Редактор Ю.Середа Техред А.Кравчук Корректор М. Максимишинец

Заказ 7450/52 Тираж 589 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4