Устройство для вычисления функций

 

Изобретение относится к области вычислительной техники и может быть применено в качестве функциональных расширителей в составе больших ЭВМ или в специализированных вычислителях при аппаратной реализации элементарных функций. Целью изобретения является расширение класса решаемых задач за счет возможности извлечения корня R-й степени (,3,...), возведение числа в R степень, деление и умножение чисел. Устройство содержит первый и второй блоки логарифмирования и потенциирования, блок 2 формирования результата, группу элементов ИЛИ 3, блок 4 управления . Устройство реализует элементарные функции путем замены прямых пре- .образований над аргументами преобразованием их логарифмов с последующим потенциированием результата. 4 ил. (О (Л

C0I03 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (111

А "( (51) 4 С 06 F 7/544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Я, ф

Н А8ТОРСНОМУ СВИДЕТЕЛЬСТВУ код on рации

Пяй

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3892094/24-24 (22) 29.04.85 (46) 30.01.87. Вюл. № 4 (72) Л. П. Лобанов, П. Б. Пучков, В. А. Терсков и Г. С. Тимофеев ,(53) 681.325 (088.8) (56) Авторское свидетельство СССР

972504, кл. G 06 F 7/556, 1981.

Авторское свидетельство СССР № 763893, кл. G 06 F 7/38, 1978.

Авторское свидетельство СССР

¹ 560229, кл. G 06 F 15/31, 1974. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ФУНКЦИЙ (57) Изобретение относится к области вычислительной техники и может быть применено в качестве функциональных расширителей в составе больших 3ВМ или в специализированных вычислителях при аппаратной реализации элементарных функций. Целью изобретения является расширение класса решаемых задач за счет возможности извлечения корня R-й степени (R=2,3,...), возведенйе числа в R степень, деление и умножение чисел. Устройство содержит первый и второй блоки лоI гарифмирования и потенциирования, блок 2 формирования результата, группу элементов ИЛИ 3, блок 4 управления. Устройс во реализует элементарные функции путем замены прямых пре.образований над аргументами преобразованием их логарифмов с последующим потенциированием результата.

4 ил.

128

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях при аппаратной реализации элементарных функций.

Целью изобретения является расширение класса решаемых задач за счет возможности вычисления корня R-й степени (R=2 3,...), возведения чис— ла в R-ю степень, логарифмирования и потенциирования чисел.

На фиг.1 представлена структурная схема предлагаемого устройства; на фиг.2 — функциональная схема блока формирования результата; на фиг.3функциональная схема блока управления; на фиг.4 — функциональная схема блока логарифмирования и потенциирования.

Устройство содержит первый 1 и второй 1 блоки логарифмирования

2 и потенциирования, блок 2 формирования результата, группу элементов

ИЛИ 3, блок 4 управления.

Блок 2 формирования результата содержит первый сумматор 5.;, второй: сумматор 5, регистр 6, первую 7 и вторую 7, третью 7, четвертую 7

Э и пятую 7; группы элементов И, первую

8,, вторую 8 д, третью 8. группы эле— ментов ИЛИ, группу элементов И-НЕ 9.

Блок 4 управления содержит первый

10 „ и второй 10 дешифраторы, счетчик 11, первый 12, и второй 12 триггеры, первый 13,, второй 13 третий 13, четвертый 13, пятыи 13, шестой 13, седьмой 13 „ восьмой 13

Я девятый 13, десятый 13„„ одиннадцатый 13... двенадцатый 13 „, тринадцатый 13,, четырнадцатый 13,„, пятнадцатый 13,, шестнадцатый 13„ семнадцатый 13„ . восемнадцатый 13

М девятнадцатый 13,, двадцатый 13 двадцать первый 13,, двадцать второй 13, двадцать третий 13 элементы И, первый 14,, второй 14, третий 14, четвертый 14, пятый 14», шестой 14, седьмой 14, восьмой 14 девятый 14, десятый 14, одиннадца о тый 14„, элементы ИЛИ, вход 15 кода операции и вход 16 запуска, генератор 17 импульсов.

Каждый блок логарифмирования и потенциирования содержит счетчик 18, регистр 19, первый 20, и второй 20 элементы НЕ, первый 21,, второй 21 третий 21, четвертый 21, пятый 21, шестой 21 элементы ИЛИ, первый 221

7! О 2 второй 22, третий 22, четвертый

Э ) 22 элементы И, коммутатор 23.

Устройство реализует следующие соотношения: вычисление корня R-й степени

У = (Х = Х"

log (log (Y) =log „(log (Х) 1од (Р) (1) возведение в степень

Y = Х

log (log (Y) 1о (log (Х) +1о (к) (2) деление

Х

log (У) =log (Х) -log (R), (3) умножение

Y=XR, log (У) =log (X)+log (R) (4)

Следовательно, при возведении в степень и извлечении корня R-й степени необходимо дважды вычислить логарифм аргумента Х, полученный ре-.

25 зультат сложить (вычесть) с логарифмом показателя степени R-й дважды вычислить антйлогарифм полученного результата. При выполнении операции умножения (деления)необходимо вычис30 лить логарифмы аргументов Х и R„ сложить (вычесть) вычисленные логарифмы и вычислить антилогарифм полученной суммы (разности).

Устройство работает следующим образом.

Перед началом работы устройства счетчики, регистры и триггеры устанавливаЮтся в нулевое состояние.

При извлечении корня R-й степени и

40 возведении в R-ю степень аргумент

Х через группу элементов ИЛИ 3 по— ступает на информационный вход второго блока 1 логарифмирования и потенциирования, Код операции посту45 пает на одноименный вход блока 4 управления, на другой вход которого подается команда Пуск", По этой команде импульсы управления с выходов блока 4 управления поступают на соответствующие входы соответ50 ствующих блоков. Импульсы тактовой частоты с тактового выхода блока 4 управления поступают на тактовые входы первого и второго блоков 1, 2 и 1 логарифмирования и потенциирования. Сигнал выбора режима второго блока 1 логарифмирования и потенциирования, выдаваемый с перво

ro выхода блока 4 управления, уста1287150 няВJ13iBаpтся рdвным iiулю ° По Qправ ляющему сигналу СН,, поступающему на стробирующий вход второго блока

1 логарифмирования и потенциирова2. ния, вычисляется д)зоичный логарифм аргумента Х F=log (Õ) и выдается на вход первого аргумента блока 2 формирования результата. Логарифм аргумента представляется в виде характеристики и мантиссы, т.е. ока— зывается дробным. При вычислении корня К-й степени и возведении в

R — ю степень аргумент необходимо прологарифмировать .дважды, т,е. необходимо вычислить двоичный логарифм от двоичного логарифма аргумента Х, Однако вычисленный, логарифм оказывается дробным, а блок логарифмирова— ния вычисляет двоичный логарифм целого числа. Для представления числа 20

F целым умножим и разделим его на

Г

2, где I — количество разрядов мантиссы, т.е.:

F 2

Н = --у-, F = F 2 25

С этой целью целое число нередается на выход итерации блока 2 формирования результата и на вторые входы элементов ИЛИ группы элементов ИЛИ, с выхода которых на вход аргумента второго блока 1 логариф- 35 мирования и потенциирования. Одновременно на вход аргумента первого блока 1, логарифмирования и потенциирования поступает число R. Значение сигнала выбора режима второго блока 1 логарифмирования и потенциирорания не изменяется, а первого постоянно равно нулю. По сигналам (СН и СН ), поступающим на стробиф

45 рующие входы второго 1д и первого

1, блоков логарифмирования и потенциирования, вычисляются двоичные логарифмы чисел F и R, которые подаются на входы блока 2 формирования результата, на третий вход которого поступает обратный код числа 1. В зависимости от кода вычисляемой функции блок управления выдает управляющие импульсы, по которым в блоке 2 формирования результата производится вычисление по соотношениям (5), (1) и (2). Следовательно в блоке 2 формирования результата произ зодится дважды операция вычитания или вычитание и сложение, причем вычитание заменяется сложением в обратном коде, т.е.

G=log (log (log (Y) ) =log (F)

-1-1од (R), (6)

Ф ( где F =F 2 = Iog,(Х) 2

Результат, полученный в соответствии с выражением (6), необходимо дважды пропотенциировать.

С этой целью полученный р еэультат в виде характеристики и мантиссы с выхода итерации блока 2 формирования результата через группу элементов

ИЛИ поступает на вход аргумента второго блока 1 логарифмирования и потенциирования. Сигнал выбора режима работы устанавливается равным единице, по сигналу СН вычисляется антилогарифм, который поступает на вход блока 2 формирования результата. Полученное значение по сигналу с выхода блока 4 управления, с выхода итерации блока 2 формирования результата через группу элементов ИЛИ поступает на вход аргумента второго блока 1, логарифмирования и потенциирования. Значение сигнала 2 не изменяется, а по сигналу СН производится повторное вычисление антилогарифма. Вычисленное значение Y поступает на вход блока 2 формирования результата. По сигналу с выхода блока 4 управления значение Y выдается на выход результата блока 2 формирования результата и на выход устройства.

Операции деления и умножения выполняются аналогичным образом. Отличие состоит в том, что логарифмы чисел Х и R и антилогарифмы вычис— ляются один раз.

При выполнении операций логарифмирования и потенциирования вычисленное значение логарифма или анти— логарифма с выходов блоков 1 логарифмирования и потенциирования выдается на входы блока 2 формирования результата и затем на выход устройства.

Формула изобретения

Устройство для вычисления функций, содержащее блок формирования результата, содержащий два сумматора и регистр и блок управления, о т л и— ч а ю щ е е с я тем, что, с целью

12Я 1 ;О ра сшир ения кла с са р еша емь1х задач за счет возможности вычисления корня

R-й степени (R=2,3,-:...,), возведения числа в R-þ степень. логарифмирогания и потенциирования чисел„ в нега дополнительно введены два блока логарифмйрования и потенциирования и группа элементов ИЛИ,. а в. блок формирования результата дополнительно введень1 пять групп элементов И, три группы элементов ИЛИ, группа эле-ментов И-НЕ, г1ричем входы аргум1нта устройства соепинены с первыми входами элементов И И группы, выхаpII которых соецинень1 с. входом аргумента втор nrî b.rol".à: lc Гарифмиров ания и потенциирования, тз cTOBblE вхо-дь1 первого и второго блоков логарифмирования и патенциироввния Ооъеди= иены и соедине1гы с тактовым выходом блока управления,, стробирующие вхо-ды первого v второго блокоь лагарифмирОвания II IIOTOHöииров ания сОеди

Иены соответс .веп.,;0 с первым и вторым синхр анизирулщими выходами блока управления, вход в "Gopa режима второго блока логарифмирования и потенциирования соединен с одноименным выходом блока управления, вход выбора режима первого блока логариф мирования и потенциирования соедиНЕН С ВХОДОМ ЛогИЧЕСКОГО НУЛЯ yCT ройства, входы первого... второго и третьего операндов блока формирования результата соединень1 с выходами второго блока логарифмирован11я и потенциирования, первого блока логарифмирования и потенциирования и входом коррекции устройства соответственно, с первого по шестой выходы управления формированием результата блока управления соединены с соответствующими одноименными входами блока формирования результата, rll:Iходы итерации блока формирования результата соединень1 с вторыми входами элементов ИЛИ группы,, выход результата блока формирования результата является ОднаимРнным вы хОдОм устройства, вхОды кОда Операции и запуска устройства соединены с одноименными входами блока управления, содержащего генератор им-пульсов, два дешифратора, два триггера, счетчик, двадцать три элемента И, одиннадцать элементов ИЛЙ, причем входы запуска и кода операции блока управления соединень1 с ьходом установки первого триггера и входом первого дешифратора саотв етственно, выход первого триггера соединен с первым входам первого элемента 1.

ВтОРОй ВХОД КатоРОГО СОЕДИНЕН С ВЫходом генератора импульсов, выход первого элемента И соединен со счетным входом счетчика и с первыми вхо— дами с второго па десятый элементов

И„ вторые входы которых соединены с выходами второго дешифратора, вход которого соединен с выходом счетчика, выход второго элемента И соединен с первыми входами одиннадцатого и двенадцатого элементов И, выход третьего элемента И соединен с первыми входами с тринадцатого по семнадцатый элементов И, выход четвертого элемента И соединен с первыми входами восемнадцатого и девятнадцатого элементов И, выход пятого элемента

И соединен .с первыми входами двадцатого и двадцать первого элементов

И, выход шестого элемента И соеди.— нен с первыми входами двадцать второго и двадцать третьего элементов

И, первый выход первого дешифратора соединен с вторым входом двенадцатого элемента И и первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом пер— ваго дешифратора, третий выход первorо дешифратора соединен с вторым входом шестнадцатого элемента И и первым входом второго элемента ИЛИ, второй вход которого соединен с вторым входом семнадцатого элемента И и четвертым выходом первого дешифратора пятый выход первого дешифратора соединен с вторым входом двадцать второго элемента И и первым входом третьего элемента ИЛИ, второй вход которого соединен с вторым входом двадцать третьего элемента И и с шестым выходом первого дешифратора, выход первого элемента

ИЛИ соединен с вторым входом пятнадцатого элемента И, выход второго элемента ИЛИ соединен с вторыми входами одиннадцатого, четырнадцатого, девятнадцатого и двадцать первого элементов И, выход третьего элемента ИЛИ соединен с вторыми входами тринадцатого, восемнадцатого и двадцатого элементов И, выходы одиннадцатого и восемнадцатого элементов И соединены соответственно с первым и вторым входами четвертога элемента И, первый и второй входы пятого элемента 1ЛИ соединены с

12371 выходами соотв етственно тринадцатого и восьмого элементов И, первый и второй входы шестого элемента ИЛИ соединены с выходами соответственно шестнадцатого и двадцать второго 5 элементов И, первый и второй входы седьмого элемента ИЛИ соединены с выходами соответственно семнадцатого и двадцать третьего элементов И, первый, второй и третий входы восьмого элемента ИЛИ соединены с выходами соответственно двенадцатого, седьмого и девятнадцатого элементов

И, с первого по третий входы девято— го элемента ИЛИ соединены с выходами соответственно десятого, пятнадцатого и двадцать первого элементов И, с первого по третий входы десятого элемента ИЛИ соединены соответственно с выходами двадцать первого, 20 пятнадцатого и десятого элементов

И, с первого по четвертый входы одиннадцатого элемента ИЛИ соединены с выходами соответственно восемнадцатого, второго, девятнадцатого, седь25 мого и девятого элементов И, выходы восьмого и девятого элементов ИЛИ соединены с входами соответственно установки и сброса второго триггера, выход которого соединен с выходом выбора режима блока управления, выходы четвертого и одиннадцатого элементов ИЛИ соединены соответственно с вторым и первым синхронизирующими выходами блока управления, тактовый 35 выход которого соединен с выходом первого элемента И, выход десятого элемента ИЛИ соединен с входом сброса первого триггера, выходы пятого элемента ИЛИ, четырнадцатого эле- 4О мента И, двадцатого элемента И, mecтого элемента ИЛИ, седьмого элемента ИЛИ, десятого элемента ИЛИ соединены с первого по шестой выходами. управления формированием результата 45

50 8 блока управления соответственно, причем входы первого операнда блока формирования результата соединены с первыми входами элементов И групп с первой1по четвертую, входы второго

v операнда блока формирования результата соединены с первыми входами элементов И пятой группы и с первыми входами элементов И-HE группы, выходы элементов И первой и второй групп соединены с первыми входами элементов ИЛИ соответственно первой и второй групп, выходы элементов И третьей группы соединены с входами первого слагаемого первого сумматора, вход второго слагаемого которого соединен с входом третьего операнда блока формирования результата, выходы первого сумматора соединены с вторыми входами элементов ИЛИ второй группы, выходы которых соединены с входами первого слагаемого второго сумматора, выходы которого соединены с вторыми входами элементов

ИЛИ первой группы, выходы которых соединены с информационными входами регистра, выход которого соединен с выходом итерации блока формирования результата, вход второго слагаемого второго сумматора соединен с выходами элементов ИЛИ третьей группы, первые входы которых соединены с выходами элементов И-НЕ группы, вторые входы элементов ИЛИ группы соединены с выходами элементов И пятой группы, с первого по шестой входы управления формированием результата блока формирования. результата соединены с вторыми входами соответственно элементов И первой, второй и третьей групп, элементов И-НЕ группы, элементов И пятой группы и элементов И четвертой группы, выходы элементов И четвертой группы соединены с выходом результата блокаформирования результата °

1287150! ?871 Ы

Составитель С., Куликов

Редактор Ю. Середа Техред Л.Олейник Корректор Л, Пилипенко

Заказ 7718/52 Тираж 694 Подписное

БН1ЫП11 Государственного комитета СССР по делам изобретений и открмтий !

13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгс род, ул. !!р<н к г а.l