Устройство для вычисления полиномов

 

Изобретение относится к вычислительной технике, в частности к устройствам для обработки данных, где необходимо вычислять значение полинома при заданном значении аргумента. Изобретение позволяет увеличить быстродействие вычисления значения полинома от совокупности чисел, представляющих собой значения детерминированной функции, квантованной по уровню и времени. Устройство содержит генератор 1 импульсов, элемент И 11, реверсивный счетчик 2, коммутатор 3, схему 4 сравнения, элемент . НЕ 5, числовые регистры 6-9 и арифметический блок 10. При вычислении значения полинома в числовые регистры заносятся значения начальных коэффициентов , используемые арифметическим блоком для расчета значения полинома по методу конечных разностей. Реализуемая арифметическим блоком функция зависит от порядка вычисляемого полинома. 1 з.п. ф-лы 2 ил. i (Л tS9 о СО 00 t fJ /

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 06 F 7/544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ

1 «««

3Я с.)

° с1

С0

CO

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3865263/24-24 (22) 06.03.85 (46) l5.12.86, Бюл. ¹ 46 (71) Институт проблем моделирования в энергетике AH УССР (72) Ю.А.Плющ (53) 68 1.325(088.8) (56) Авторское свидетельство СССР № 792262, кл. G 06 F 7/552, 1980.

Авторское свидетельство СССР № 851405, кл. G 06 F 7/552, 1981.

Авторское свидетельство СССР

¹ 638958, кл. С 06 F 7/552, 1978. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОЛИНОМОВ (57) Изобретение относится к вычислительной технике, в частности к устройствам для обработки данных, где необходимо вычислять значение полино„„SU, 12?7098 A 1 ма при заданном значении аргумента.

Изобретение позволяет увеличить быстродействие вычисления значения полинома от совокупности чисел, представляющих собой значения детерминированной функции, квантованной по уровню и времени. Устройство содерллт генератор 1 импульсов, элемент

И 11, реверсивный счетчик 2, коммутатор 3, схему 4 сравнения, элемент

HE 5, числовые регистры 6-9 и арифметический блок 10. При вычислении значения полинома в числовые регистры заносятся значения начальных коэффициентов, используемые арифметическим блоком для расчета значения полинома по методу конечных разностей.

Реализуемая арифметическим блоком функция зависит от порядка вычисляемого полинома. 1 з.п. ф-лы 2 ил.

1277098

y(i — 3), y(i-2} и y(i-1) 5Î

Изобретение относится к вычислительной технике, в частности к устройствам для обработки данных,и может быть использовано в ип1формационно-измерительных и управляющих систе- 5 мах, в системах моделирования с àïïàратурной реализацией функций, в устройствах дискретной обработки сигналов, где необходимо вычислять значение полинома третьей степени при

1О заданном значении аргумента.

Цель изобретения — увеличение быстродействия при вычислении значений полинома третьей степени от совокупности чисел, представляющих собой значения детерминированной функции, квантованной по уровню и времени.

На фиг.1 изображена функциональная схема устройства, на фиг.2

20 функциональная схема арифметического блока.

Устройство содержит генератор 1 импульсов, счетчик 2, коммутатор 3, схему 4 сравнения, элемент НЕ 5, четыре регистра 6 — 9, арифметический блок 10 и элемент H 11.

Устройство имеет вход 12 аргумента, входы первого 13, второго 14, ЗО третьего 15 и четвертого 16 начальных коэффициентов и выход 17 результата.

Арифметический блок 10 содержит четыре преобразователя 18-21 прямого ,кода в дополнительный, три блока

22-24 сдвига на один разряд, три блока 25-27 сдвига на. два разряда, четыре сумматора 28-3 1 и блок 32 элементов И. 40

Арифметический блок 10 имеет входы первого 33, второго 34, третьего 35 и четвертого Зб операндов, вход 37 стробирования и выход 38 результата. 1 45

Начальные коэффициенты, поступающие на установочные входы регистров 6-9 при подготовке устройства к работе, определяются следующим образом.

Для вычисления полинэма

n-I у(х)=- а х + а х ° .,+а, х + а, 1 9-1 при представлении аргумента х целы- 55 ми числами начальные коэффициенты определяются путем подстановки в задан ный полином чисел х=о, х=1,...х=-п.

Так, для вычисления полинома третьего порядка

1 2 у = а х+ а х+ а х+ а з 2 1 о начальные коэффициенты равны у(0) = а у(-1) = -а+ а — а+ а о у(-2) = -8а + 4а — 2а + а;

3 2 1 о у(-3) = -27а + 9а — За + а ., э 2 1 О

Запись начальньгх коэффициентов осуществляется следующим образом.

Значение у(-n) записывается в первый регистр, у(-п+1)Ь вЂ” во вто-рой регистр и т.д., у(0) — в (n+i) é регистр, выход которого соединен с выходом значения полинома устройства.

Так, для рассматриваемого полинома третьего порядка значение у(-3) записывается в первый регистр 6, y(— 2) — в регистр 8, у(0) — в чет— вертый регистр 9.

Реализуемая арифметическим блоком 10 функция зависит от порядка вычисляемого полинома и определяется на основании известього метода конечных разностей. Так, для вычисления полинома третьего порядка арифметический блок 10 реализует выражение у (i+5U-4) =51 y (i) — 2y (i-1)+2y (i-2)—

-y (i-3)3J — у (i)+4у (i — 1) -бу (i-2)+4у (i-З), rpe y(i+5U-4) — =-начение функции, получаемое на выходе арифметического блока на (i+1) ì шаге, у. — =-:Hà÷åíèå функции, ! полученное íà i-м шаге," значения функции, полученные íà (i-З)-М, (i-2) -м и (i-1) -м шагах вычисления поли.

:«ома; значение выходного

=игнала на втором выходе схемы 4 сравнения.

Устройство работает следующим образом.

1277098

t= 7 t х-х I такт работы устройства," предыдущее значение аргумента, последующее значение аргумента3 может быть меньше х где х х причем х

Формула и э обретения

1. Устройство для вычисления полиномов, содержащее генератор импульсов, счетчик, коммутатор, схему 45 сравнения и элемент НЕ, причем первый информационный вход схемы сравнения является входом аргумента устройства, о т л и ч а ю щ е е с я тем, что с целью увеличения быстродействия устройства при вычислении значений полинома третьей степени от совокупности чисел, представляющих собой значения детерминированной функции, квантованной по уровню и времени, в устройство введены четыре регистра, арифметический блок и элемент И, а счет чик выполнен

В исходном состоянии счетчик 2 обнулен, на входе 12 аргумента также имеется нулевой код аргумента х, на первом выходе схемы 4 сравнения вырабатывается значение единицы, по- 5 ступающее через элемент НЕ 5 на второй вход элемента И 11. В соответствии с этим импульсы с генератора 1 импульсов на входы блоков 3 и 11 не поступают. На регистрах 6-9 записаны 10 по входам 13-16 начальные значения коэффициентов, определенные для вычис ляемого полинома. При поступлении на вход аргумента 12 устройства значения аргумента х схема 4 сравнения вы-15 рабатывает на своем первом выходе значение нуля и импульсы с генератора 1 импульсов начинают поступать через . элемент И 11 на входы блоков 2 и 6-9.

Для правильной работы необходимо, 20 чтобы значение аргумента х на вход 12 аргумента устройства было подано непосредственно после заднего фронта импульса, вырабатываемого генератором 1. 25

Время работы устройства пропорционально не значению аргумента, как это имеет место в устройстве-прототипе, а пропорционально абсолютной величине разности между двумя последующи- 30 ми значениями аргумента, т.е. реверсивным, причем выход генератора импульсов соединен с первым входом элемента И, выход которого подключен к информационному входу ком— мутатора, первый и второй управляющие входы которого соединены соответственно с выходами "меньше" и

"Больше схемы сравнения, а первый и второй выходы коммутатора соответственно подключены к входам суммирования и вычитания счетчика, выход которого подключен к второму информационному входу схемы сравнения, выход "Равно" которой подключен к входу элемента НЕ, выход которого подключен к второму входу элемента И, установочные входы регистров являются входами соответствующих начальных коэффициентов устройства, входы синхронизации регистров подключены к выходу элемента И, входы разрешения записи регистров подключены к выходу "Иеньше" схемы сравнения и к входу стробирования арифметического блока, выход

i-ro (i-1,2,3) регистра подключен к первому информационному входу (i+1)-го регистра, выход j-го (1-2,3,4) регистра подключен к второму информационному входу (3 - ) ro регистра и к входу j -ro операнда арифметического блока, выход результата которого подключен к первому информационному входу первого регистра и к второму информационному входу четвертого регистра, выходы первого и четвертого регистров подключены соответственно к входу первого операнда арифметического блока и к выходу результата устройства.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что арифметический блок содержит четыре преобразователя прямого кода в дополнительный, три блока сдвига на один разряд, три блока сдвига на два разряда, четыре сумматора и блок элементов И, причем вход первого операнда арифметического блока подключен к входу первого преобразователя прямого кода в дополнительный и к входу первого слагаемого первого сумматора, вход второго операнда арифметического блока подключен к входам первых блоков сдвига па один разряд и на два разряда, вход третьего операнда арифметического блока

1277098

Составитель Н.Захаревич

Техрец И.Попович КоРРектоР О. Луговая

Редактор Е. Копча

Заказ 6667/42

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, 11осква, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 подключен к входам вторых блоков сдвига на один разряд и на два разряда, вход четвертого операнда арифметического блока подключен к входу второго преобразователя прямого кода в дополнительный, выход которого подключен к входу второго слагаемого первого сумматора, вход третьего слагаемого которого подключен к выходу второго блока сдвига !О на один, разряд и к входу первого слагаемого второго сумматора, вход второго слагаемого которого подключен к выходу. второго блока сдвига на два разряда, выход второго сум- 15 матора подключен к входу третьего преобразователя прямого каца в дополнительный, выход которого поцклю-, чен к входу,первого слагаемого третьего сумматора, входы второго и треть - 20 его и четвертого слагаемых которого подключены соответственно к выходам первого преобразователя, прямого кода в дополнительный, первого и третьего блоков сдвига на два разряда, вход четвертого слагаемого первого сумматора подключен к выходу четвер— того преобразователя прямого кода в дополнительный, вход которого подключен к выходу первого блока сдвига на один разряд, выход первого сумматора подключен к входу первого слагаемого четвертого сумматора и к входу третьего блока сдвига на один разряд, выход которого подключен к входу второго слагаемого четвертого сумматора, разряды выхода которого подключены к первым входам соответствующих элементов И блока элементов И, вторые входы которых подключены к входу стробирования арифметического блока, а выходык соответствующим разрядам входа пятого слагаемого третьего сумматора, выход которого является выходом арифметического блока.