Вычислительное устройство

 

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и функциональных преобразователях. Целью изобретения является повышение быстродействия устройства путем обеспечения двухканальной обработки информации. С этой целью устройство содержит дополнительные сумматоры и умножители, образующие совместно с четвертой и пятой группами элементов И и вторым мультиплексором второй канал обработки . Вычисление значения результирующего полинома выполняется по двум каналам обработки со сдвигом на такт, в совмещенном режиме,2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК

72329 А1

09) (11) (ю 4 G 06 F 7/544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3879699/24-24 (22) 02.04.85 (46) 23.11.86. Бюл. 9 43 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) И.М.Криворучко, К.Г.Иваненко и А.Г.Шкабров (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 444193, кл. G 06 F 15/34, 1974.

Авторское свидетельство СССР

9 1180883. кл. G 06 F 7/544, 1984. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и функциональных преобразователях. Целью изобретения является повышение быстродействия устройства путем обеспечения двухканальной обработки информации. С этой целью устройство содержит дополнительные сумматоры и умножители, образующие совместно с четвертой и пятой группами элементов И и вторым мультиплексором второй канал обработки. Вычисление значения результирующего полинома выполняется по двум каналам обработки со сдвигом на такт, в совмещенном режиме,2 ил.

72329

1 12

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации.

Цель изобретения — повышение быстродействия за счет обеспечения возможности двухканальной обработки данных.

На фиг. 1 представлена структурная схема вычислительного устройст-. ва; на фиг. 2 — таблица содержания сумматоров.

Устройство содержит первый 1 триггер, второй 2 триггер,. первый элемент ИЛИ 3, второй элемент ИЛИ 4, группу элементов ИЛИ 5, первую группу элементов И 6, вторую группу элементов И 7, третью группу элементов

И 8, элемент НЕ 9, первый, второй третий и четвертый элементы И 10—

13, первый, второй и третий счетчики 14 — 16, элемент 17 задержки, схему 18 сравнения, регистр 19 числа коэффициентов, первый и второй дешифраторы 20 и 21, первый и второй регистры коэффициента 22 и 23, hl умножителей 24, лl сумматоров 25, регистров 26 результата, мультиплексор 27, 4 дополнительных умножителей 28, / дополнительных сумматорами

29, элементы 30 запрета, четвертую и пятую группы 31 и 32 элементов И и второй мультиплексор 33.

Устройство имеет вход 34 сопровождения данных, вход 35 сброса, вход

36 признака конца массива, вход 37 пуска, информационные входы 38 первой группы, выход 39 сбоя, выход 40 сопровождения данных, информационные выходы 41 первой группы, информационные входы 42 второй группы, информационные выходы 43 второй группы.

Устройство работает следующим образом. l5

6,... N ). Пройдя через второй элемент ИЛИ 4, сигнал сброса установит в нулевое состояние второй счетчик

15.

Затем производится ввод начальных данных.При этом на вход 34 устройства поступает импульс, который проходит через открытый элемент И 13 (триггер 1 установлен в нулевое состояние) на счетный вход счетчика 16 и по заднему фронту устанавливает этот счетчик в состояние, равное единице. В результате на первом выходе дешифратора 20 появится единичный сигнал, который поступит на вход разрешения записи регистра 19. В следующем такте на информационные входы 38 устройства подается параллельным кодам значение половины числа коэффициентов с ;+, (1 =-1, 1 +

+1,... 1 + к -1), равное K /2, где

К/2 наименьшее целое, большее или равное K /2, и одновременно на вход

34 подается импульс, который проходит через открытый элемент И 13 на вход синхронизаций регистра 19 и осуществляет запись в этот регистр значения числа коэффициентов K /2, поступающего с входов 38 устройства на информационные входы этого регистра, а по заднему фронту этого импульса счетчик 16 установится в состояние, равное двум. В результате, на втором выходе дешифратора 20 появится единичный сигнал, который поступит

f ,на вход разрешения записи регистра

22. В следующем такте на входы 38 устройства поступят положительные значения коэффициентов d „. (коэффициенты ct „ представляются в тернарной.системе кодирования, т.е. принимают значения +1, О, -1, поэтому и различают положительные значения коэффициентов, когда а;,„

50

Перед началам работы подачей сигналов на вход сброса 35 устройства производится установка устройства в исходное состояние. При этом с входа 35 устройства устанавливает в нулевое состояние. регистры 19, 22, 23, счетчики 14, 16, а пройдя через элемент ИЛИ 3 установит в нулевое состояние триггеры 1 и 2 и 1 — ые регистры 26 результата (1 = 1, 3, 5,... -1). Кроме того, прбйдя через элементы ИЛИ 5 группы, сигнал сброса установит в нулевое состояние г -ые регистры 26 результатов (r = 2, 4, +1, и отрицательные значения, когда д;, „„= -1) . Сопровождающий эти данные импульс, падающийся на вход

34 устройства, поступит на вход синхронизации регистра 22 и осуществит запись в этот регистр положительных значений коэффициентов а;,„ ., а па заднему фронту этого импульса счетчик 16 установится в состояние, равное трем. В результате, на третьем выходе дешифратора 20 появится единичный сигнал, который поступит на вход разрешения записи регистра

23. В следующем такте на входы 38

127 устройства поступает отрицательное значение коэффициентов а; „ ., а сопровождающий эти значения импульс, подающийся на вход 34, поступит на вход синхронизации регистра 23, и осуществит запись в этот регистр отрицательных значений коэффициентов а;,„ °, а по заднему фронту этого импульса счетчик 16 установится в состояние, равное четырем. Если же !О на этапе ввода на входы 38 устройства поступят еще какие †ли данные, сопровождаемые импульсом сопровождения, тот этот импульс сопровождения пройдет с входа 34 на счетный (5 вход счетчика 16 и перебросит его по заднему фронту в следующее состояние, равное пяти. В результате на четвертом выходе дешифратора

20 появится единичный сигнал, кото- 20 рый поступит на выход 39 устройства как сигнал сбоя устройства при вводе и процесс ввода начальных данных осуществляется заново. Если же начальные данные будут введены 25 без сбоя, то после их ввода начинается процесс решения, осуществляемый следующим образом.

На вход 37 устройства подается сигнал Пуск",который поступает íà gp прямой вход триггера 1 и перебрасывает его в единичное состояние.В результате на инверсном выходе этого триггера появится нулевой сигнал, который закроет элемент И 13, завер- шая тем самым процесс ввода началь— ных данных в устройство, а на прямом выходе триггера 1 появится единичный сигнал, который откроет эле. нты И 8 третьей группы, элементы

И 31 четвертой группы, элемент И 11 ( и поступит на входы разрешения сдви—

ra регистров 22 и 23.

Каждый И -разрядный регистр коэф- фициента 22 и 23 представляет собой . 45 кольцевой регистр сдвига, причем выход -ro разряда каждого регистра

22 и 23 соединен с входом (1+2) — ro разряда соответственно своего регистра 22 и 23 (= 1, 2,...,М-2), вы- 50 ход (И-1)-го разряда каждого регистра 22 и 23 соединен с входом первого разряда соответственно своего регистра 22 и 23, выход hl -ro разряда каждого регистра 22 и 23 значений S5 коэффициентов соединен с входом второго разряда соответственно своего регистра 22 и 23. После этого на ин2329 4 формационные входы 38 и 42 устройства начинают поступать параллельно два массива данных Х<,(1(и»(., где J =- 1,2,...,, сопровождаемых импульсами сопровождения, поступающими на вход 34 устройства. В первом такте на входы 38 поступит параллельным кодом значение первой величины К„, массива »(„ (1(, а на входы 42 вЂ,дначение первой величины массива » < .1„ . Значение X прой(( дет парраллельным кодом через открытые элементы,И 8 группы на входы множимого всех блоков 24, на входы множителя которых поступает значение коэффициентов и ° < -) О(из регист() ров 22 и 23.

Таким образом, в первом такте при поступлении значения первой величины

К„(массива »,,;(1(на входы умножителей 24 произойдет умножение этого значения на коэффициенты о и произведени» »„ а поступят на входы (( (-ых сумматоров 25, а так как на вторую группу входов этих сумматоров

25 с выходов регистров 26 результатов группы поступают нулевые значения. Так как регистры 26 предварительно были сброшены в нулевое состояние, то произведения К„,о пройдут через сумматоры 25 без изменения (sa исключением случая, когда » = и в сумматоре к обратному коду произведения »„а добавится в младший разряд единица, переводящая это произведение в дополнительный код).

Одновременно аналогичным образом посредством -го дополнительного умножителя 28 и 1 -го дополнительного сумматора 29 образуется произведение»д, a ((В = 2,3..., И ), причем, если К С, то лI-ые разряды регистров 22 и 23 являются нулевыми на выходе первого дополнительного

I умножителя 28 появится нулевой результат. Если K = hl, то результат на выходе блока 28 в общем случае ненулевой и является первым слагаемым очередного значения функции У;

Для разделения слагаемых о » и ((( с(Х,„, относящихся к разным значениям функции У;, служит группа элементов 30 зайрета, представляющих собой двухвходовые элементы И, у которых вторые входы, соединенные с соответствующими выходами второго дешифратора 21, являются инверсными а на первые входы элементов 30 зап% 1272 рета поступают соответствующие разряды слагаемых из сумматора 25. В первом такте импульс сопровождения с выхода элемента И 11 поступит на счетный вход счетчика 14 и по переднему фронту перебросит его в состояние, равное единице,в результате чего на первом выходе дешифратора 21 появится единичный сигнал, закрывающий инверсные входы первой группы !О элементов запрета 30, т.е. данные с выхода первого сумматора 25 первой группы не поступят на вход первого дополнительного сумматора 29 и в первый регистр 26 запишется значение 15 ахки (при K = n/) или нуль (при Кс М), так как на вход синхронизации регистров 26 через открытый элемент И 11 поступит импульс сопровождения значений Х„и Х „. Во все остальные (— 20

И ые регистры 26 (P = 2,3,..., nl ) поступят суммы а< Х„, + а „х „сформированные на 1 -ых дополнительных сумматорах 29. Кроме того, единичный сигнал с первого выхода дешифратора 21 обес-25 печит подключение к выходам первого мультиплексора 27 и второго мультиплексора 33, соответственно, сумм

p,Х,„ и а х „ + а Х „. Одновременно

2 1 21 этот единичный сигнал с выхода дешиф-30 ратора 21 поступит на вход первого элемента И 6 первой группы, а по окончании импульса сопровождения данных на выходе элемента НЕ 9 появится единичный сигнал, который прой-З5 дет через открытый первый элемент

И 6 группы, через первый элемент

ИЛИ 5 группы на вход сброса второго регистра 26 группы и установит

его в нулевое состояние. Кроме того, 4р импульс сопровождения значения х„„ "и к „ пройдет с входа 34 на входы синхронизации регистров 22 и 23 и так как на вход разрешения сдвига этих регистров поступает разреша- 45 ющий сигнал с выхода триггера 1, то по заднему фронту импульса сопровождения в этих регистрах 22 и 23 про1 изойдет сдвиг на два разряда значений коэффициентов, причем значение последнего nl -го разряда перезаписывается во второй разряд своего регистра, а предпоследнего, (4-1)-ro разряда — в первый разряд своего регистра, т.е. если n (И то во втором разряде каждого регистра 22 и

23 появится нуль, если g = hl, то во втором разряде каждого регистра

329 Ь появится соответствующее значение

K — го коэффициента й„. Следовательно, в следующем такте на входы множителя первого блока 24 будет поступать з наче ние коэффициента а „„на входы второго блока 24 — значение а на входы третьего блока 24 — а„и т.д. и поступившее второе значение х „ массива данных Х,,,>„умножится (23-1) на соответствующий коэ фициент а и, поступив на входы сумматора 25, новое произведение х а < < просуммируется с предыдущей суммой Х„ар +

+ Х „а „и поступит на входы -ых дополнительных сумматоров 29 непосредственно (для k =2, 4, 6,... М ) или через элементы 30 запрета (для 3 = 1, 3 5,..., Al -1). Импульс сопровождения данных, поступив на вход счетчика 14, установит его в состояние, равное двум, и на втором выходе дешифратора появится единичный сигнал, который закроет элементы 30 запрета второй группы. Следовательно, данные с выхода третьего сумматора 25 не пройдут на входы третьеro дополнительноro сумматора

29. Получившееся значение X aq +

И

+ Х 02 + Х 01 с Выхода третьегО с М матора 25 поступает на вторую группу информационных входов первого мультиплексора 27 и пройдет на выход этого мультиплексора 27, так как на втором управляющем входе мультиплексора — единичный сигнал. В остальных каскадах суммирования 1 -ые группы элементов запрета (3 = 1,3, 4,... И /2) будут открыты и сумма

Х < > р + Хд р,— л + ъ1а, поступив ..а входы дополнительного сумматора

29, просуммируется со слагаемым

Х „ и и запишет в -ые регистры

26, причем с выхода четвертого дополнительного сумматора 29 сумма

+ х„o +Х а + Х а„поступит на вторую группу информационных входов второго мультиплексора 33 и далее — на его выход, так как на втором управляющем входе этого мультиплексора 33 — единичный сигнал.Кроме того, единичный сигнал со второго выхода дешифратора 21 откроет второй элемент И 6 первой группы и

1 по окончании импульса сопровождения обеспечит установку в нулевое состояние четвертого регистра 26 результата (фиг. 2), а в регистрах 22 и 23 произойдет сдвиг значений къэффици7 1272 ентов еще на два разряда. Дальнейшее функционирование устройства происходит аналогично описанному. Для большей. наглядности последовательность потактного вычисления значений выходных массивов р,т;,1,1 н представлена на фиг. 2.Причем в течение первых К/2 — 1 тактов никаких значений на выходы устройства выдаваться не будет, так как эле- 10 менты И 7 группы, элементы И 32 группы и элемент И 12 закрыты.И лишь в К /2-ом такте значение счетчика

15, подсчитывающего количество импульсов сопровождения, поступающих 15 с выхода элемента И 11 через открытый элемент И 10, совпадает со значением числа коэффициентов K /2, записанным в регистр 19, в результате на выходе схемы 18 сравнения 20 появится единичный сигнал, который установит триггер 2 в единичное состояние, а задержавшись на такт на элементе задержки 17, пройдет через элемент ИЛИ 4 и сбросит счетчик 15 в нулевое состояние. Триггер 2 закроет элемент И 10 и откроет элементы

И 7 группы, элементы 32 группы и элемент И 12 и значение K -ro сумматора 25 Äx«+ „„, +...+ aÄ><4= 30

Ц„„, поступающее через мультиплексор

27, пройдет через открытые элементы

И 7 группы на выходы 41 устройства, значение (11 +1) - го дополнительного сумматора 29 а„х „+ <„, 4 +...+

+ >(X (» „)4 = gag поступающее через мультиплексор 33 пройдет через открытые элементы И 32 группы на выходе х3 устройства, а через открытый элемент И 12 — на выход 40 устройства 40 поступит импульс сопровожцения вычисленных значений „„ и Ч,„. В следующем такте на выход 41 устройства поступит значение Ч,„ а на выходы

43 устройства одновременно поступит 15 значение 4„ (фиг. 2) и т.д. После того, как на входы 38 и 42 устройства поступят последние значения массивов переменных (x<,рI и (а ар,), на вход 36 устроиства поступит сиг- 50 нал признака конца массива, который пройдет через элемент ИЛИ 3 и сбросит в нулевое состояние триггеры 1 и 2 регистры 26, заканчивая тем самым процесс вычислений в устройстве.

Таким образом, введение новых ьлоков и связей позволяет увеличить быстродействие устройства примерно

329 8 в 2 раза, за счет обеспечения возможности двухканальной обработки информации.

Ф о р м у л а и з о б р е е н и я

Вычислительное устройство, содержащее два триггера, два элемента ИЛИ, группу элементов ИЛИ, три группы элементов И, элемент НЕ, четыре элемента И, три счетчика, элемент задержки, схему сравнения; регистр числа коэффициентов, два дешифратора, два регистра коэффициента, 4 умножителей (где 4/ †разряднос значений коэффициентов), n с у мм а Tтоoр оoв, 4 регистров результата и мультиплексор причем входы установки в 0" триггеров подключены к выходу первого элемента ИЛИ, к входам установки в

"0" 1 -х регистров результата группы (= 1,3,5,... Al — 1) и к первым входам элементов ИЛИ группы, вторые входы которых подключены к выходам соответствующих элементов И первой группы, первые входы которых соединены с выходом элемента НЕ, вход которого соединен с первым входом первого элемента И, с входами синхронизации регистров результата группы, с выходом второго элемента И, со счетным входом первого счетчика и с первым входом третьего элемента

И, второй вход которого соединен с первыми входами элементов И второй группы и прямым выходом второго триггера, инверсный выход которого подключен к второму входу первого элемента И, выход которого соединен со счетным входом второго счетчика, вход сброса которого соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу элемента задержки, вход которого соединен с входом установки в "1" второго триггера и выходом равенства схемы сравнения, первая группа информационных входов которой соединена с группой выходов второго счетчика, вторая группа информационных входов схемы сравнения соединена с группой выходов регистра числа коэффициентов, вход синхронизации которого соединен с выходом четвертого элемента И и со счетным входом третьего счетчика, выходы которого соединены с соответствующими входами первого дешифратора, первый выход которого соединен

9 12 с входом разрешения записи регистра числа коэффициентов, второй выход первого дешифратора подключен к входу разрешения записи первого регист— ра коэффициента, третий выход первого дешифратора соединен с входом разрешения записи второго регистра коэффициента, вход разрешения сдвига которого соединен с прямым выходом первого триггера, с первыми входами. элементов И третьей группы, с первым входом второго элемента И и с входом разрешения сдвига первого регистра коэффициента, выход K-го разряда которого (К =- 1, 2,...hl ) соединен с входом положительного значения разряда множителя < -ro умножителя вход отрицательного значения разряда множителя которого подключен к выходу К -го разряда второго регистра коэффициента и к входу переноса в младший разряд к -го сумматора, входы первого слагаемого которого подключены к соответствующим выходам

k-ro умножителя, входы множимого которого соединены с выходами соответствующих элементов И третьей группы, входы второго слагаемого K -го сумматора соединены с соответствующими выходами разрядов g -ro регистра результата группы, выходы суммы К вЂ” го сумматора и (=1,3, 5,..., М -1) соединены с соответствующими информа6+1 ционными входами

-й группы мультиплексора, выходы которого подключены к вторым входам соответствующих элементов И второй группы, выходы первого счетчика подключены к соответствующим входам второго дешифратора, -й выход которого (=1, 2,... Ф /2) подключен к -My адресному входу мультиплексора и к второму входу -ro элемента И первой группы, первый вход четвертого элемента И подключен к инверсному выходу первого триггера, вход установки в "О" г -го ре,гистра результата группы (= 2, А, 6,... < ) соединен с выходом г /2-ro элемента

ИЛИ группы, вход сопровождения данных устройства подключен к второму входу четвертого элемента И, к входам синхронизации первого и второго регистров коэффициента и к второму входу второго элемента И, вход сброса устройства подключен к входам сброса первого и третьего счетчиков, к вхо72329 1О дам установки в "0" регистра числа коэффициентов, первого и второго регистров коэффициента, к второму входу второго элемента ИЛИ и к первому входу первого элемента ИЛИ,вход признака конца массива устройства соединен с вторым входом первого элемента ИЛИ, вход пуска устройства соединен с входом установки в " 1"

10 первого триггера, информационные входы первой группы устройства подключены к входам соответствующих разрядов регистра числа коэффициентов, регистров коэффициента, к вторым

15 входам соответствующих элементов И третьей группы, четвертый выход первого дешифратора подключен к восходу боя устройства, выход третьего элемента И соединен с выходом сопровож дения данных устройства, выходы элементов И второй группы являются соответствующими информационными выходами первой группы устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства за счет обеспечения двухканальной обработки информации оно содержит Ф дополнительных умножителей, Ф дополнительных сумматоров

Л /2 групп элементов запрета, четвертую и пятую группы элементов И и второй мультиплексор, причем выходы

L — го разряда (3 =1, 2,..., Al — 1) первого и второго регистров коэффициен35 та подключены соответственно к входам положительного и отрицательного значений разряда множителя (1+1) го дополнительного умножителя, выходы М вЂ” ro разряда первого и вто4О рого регистров коэффициента соединены соответственно с входами положительного и отрицательного значений множителя первого дополнительного умножителя, выходы f -ro дополнитель45 ного умножителя (!, =1, 2,... И ) подключены к соответствующим входам первого слагаемого -го дополнительного сумматора, вход переноса в младший разряд которого соединен с

50 входом отрицательного значения разряда множителя Г-ro дополнительного умножителя, выходы 3 -ro дополни. тельного сумматора подключены к соответствующим информационным входам (-го регистра результата группы, входы второго слагаемого t -ro дополнительного сумматора (г= 2, 4, 6..

N) соединены с соответствующими выхо12 дами суммы г -го сумматора, входы второго слагаемого i -го доголнительного сумматора (= 1, 3, 5,... Ф -1) соединены с выходами соответствующих

> +1 элементов запрета

2 группы первые входы которых соединены с со— ответствующими выходами суммы -ro сумматора, вторые входы элементов запрета 1 -й группы соединены с -м

1 выходом второго дешифратора (g = 1, 2,..., И /2), входы множимого (— го дополнительного умножителя (1 = 1, 2,... Й ) соединены с выходами соответствующих элементов И четвертой группы, первые входы которых подклю— чены к прямому выходу первого триг72329 12 гера, выходы суммы г -го дополнительного сумматора подключены к соответствующим информационным входам г /2-й группы второго мультиплексора, -й адресный вход которого подключен к -му выходу второго дешифратора выходы второго мультиплексора подключены к первым входам соответствующих элементов И пятой группы, вторые

1Î входы которых соединены с прямым выходом второго триггера, вторые входы элементов И четвертой группы являются соответствующими информационными входами второй группы устf5 ройства,выходы элементов И пятой группы являются соответствующими информационными выходами второй группы устройства.

1272329

Составитель Н. Захаревич

Редактор С.Патрушева Техред М.Ходанич Корректор M.Màêñèìèøèíåö

6339/48 Тираж 671 Подписное

BHHKIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4