Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в запомингиощих устройствах систен ввода информации многоканальных измерительных комплексов. Цель изобретения - повышение надежности устройства. Оно содержит накопитель 1, мультиплексор 2, селекторы 3, элементы И 4, регистры 5, элементы И 6, счетчики 7 слов, элемент ИЛИ 8, триггеры 9, элементы И 10, формирователь 11 импульсов, блок 12 приоритетов, элемент 13 задержки , элемент ИЛИ 14, элемент 15 задержки, счетчик 16 адресов записи, счетчик 17 адресов считывания, управляющие входы 18, 19 и 20. Запись с к 00 00 сд

СОЮЗ СОВЕТСНИХ

РЕСПУбЛИК (511 4 С 11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (ГОСУДАРСТВЕННЫЙ HOMHTET СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ 1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3942170/24-24 (22) 06.08.85 (46) 07.02.87. Бюл. Ф 5 (72) С.С.Спиваков, В.С.Лупиков и В.В.Богданов (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

Р 1075310, кл. G 11 С 19/00, 1984.

Авторское свидетельство СССР

Р 1163360, кл. С 06 F 12/00, 1984. (54) БУФЕРНОЕ ЗАПОМИНАКЩЕЕ УСТРОЙСТВО . (57) Изобретение относится к вычислительной технике и может быть исЛ0„„1288757 А 1 пользовано в запоминающих устройствах систем ввода информации многоканальных измерительных комплексов.

Цель изобретения — повышение надежности устройства. Оно содержит накопитель 1, мультиплексор 2, селекторы 3, элементы И 4, регистры 5, элементы И 6, счетчики 7 слов, элемент ИЛИ 8, триггеры 9, элементы

И 10, формирователь 11 импульсов, блок 12 приоритетов, элемент 13 задержки, элемент ИЛИ 14, элемент 15 задержки, счетчик 16 адресов записи, счетчик 17 адресов считывания, управляющие входы 18, 19 и 20. Запись

1? информационных слов в накопитель 1 по адресам счетчика 16 осуществляется после анализа селекторами 3 номера канала, содержащегося в слове,и выдачи блокам 12 сигнала. При этом содержимое счетчика 16 увеличивается на единицу. Счетчики 7 подсчитывают число слов каждого канала. Счетчики

16 хранят значения адреса, по которому хранится первое слово соответствующих каналов. При считывании по тактовому импульсу выход счетчика 17, принадлежащего каналу с наи88757 высшим приоритетом, подключается к адресным входам накопителя 1. Осуществляется запись считанного слова в соответствующий регистр 5. Одновременно уменьшается на единицу содержимое счетчиков 7 н 17. По следующим тактовым импульсам считываются слова по адресам, определяемым счетчиком 17, Слова анализируются селектором 3 и в случае принадлежности каналу записываются в соответствующий регистр 5 и выдаются на выход.

4 ил.

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах систем ввода информации многоканаль:ных измерительных комплексов. 5

Цель изобретения — повышение надежности устройства.

На фиг. 1 приведена функциональная схема буферного запоминающего устройства; на фиг. 2 — схема счетчика

10 слов; на фиг. 3 — схема счетчика адресов записи, на фиг. 4 — схема счетчика адресов считывания.

Буферное запоминающее устройство содержит накопитель I, мультиплексор 2, селекторы 3,, элементы И 4 группы, регистры 5, элементы И 6 группы, счетчики 7 слов, элемент

ИЛИ 8, триггеры 9, элементы И 10

20 группы, формирователь 11 импульсов, блок 12 приоритетов, элемент 13 задержки, элемент ИЛИ 14, элемент 15 задержки, счетчик 16 адресов записи, счетчики 17 адресов считывания, управляющие входы 18, управляющие входы 19 и 20.

Число селекторов 3, элементов И 4, регистров 5, элементов И 6, счетчиков 7 слов, триггеров 9, элементов

И 10, и счетчиков 17 соответствует числу приемников информации, подключенных к буферному запоминающему устройству. Селектор 3 может быть выполнен на ОЗУ или ПЗУ. При этом адресные входы ОЗУ (ПЗУ) являются входами селектора, а информационные выходы — выходами селектора °

Счетчик 7 слов содержит счетчик .

21 и элемент ИЛИ 22 (фиг. 2). Суммирующий и вычитающий входы счетчика

7 соединены с суммирующим и вычитающим входами счетчика 21, выходы которого соединены с входами элемента ИЛИ 22, выходом. соединенного с выходом счетчика 7 слов.

Счетчик 16 адресов записи содержит счетчик 23 и элементы И-НЕ 24 с открытыми коллекторными выходами (фиг. 3) . Счетный вход счетчика 23 является счетным входом счетчика 16, а выходы соединены с первыми входами элементов И-НЕ 24 и с второй группой выходов счетчика 16, Вторые входы элементов И-НЕ 24 соединены с управляющим входом счетчика 16, а выходы являются выходами первой группы счетчика 16.

Счетчик 17 адресов считывания содержит счетчик 25 и элементы И-HE 26 с открытыми коллекторными выходами (фиг. 4). Счетный вход, информационные входы и вход записи счетчика 25 являются соответственно счетным входом, информационными входами и входом записи счетчика 17 ° Выходы счетчика

25 соединены с первыми входами элементов И-НЕ 26, вторые входы которых подключены к счетному входу счетчика.

25, а выходы являются выходами счетчика 17.

Устройство работает следующим образом.

Перед началом работы устройство приводится в исходное состояние.

3 12887

Триггеры 9 устанавливаются в единичное состояние, счетчики 7 слов, счетчик 16 адресов записи и счетчики 17 адресов считывания обнуляются (цепи начальной установки на фиг. 1 не показаны). На вход буферного запоминающего устройства поступают информационные слова, группа разрядов которых содержит адрес информационного канала, к которому эти слова при- 10 надлежат. Блоки обработки, подключенные к входам буферного запоминающего устройства, принимают информацию, принадлежащую к определенной совокупности каналов. Предлагаемое 15 устройство осуществляет распределение по блокам обработки информации в зависимости от ее принадлежности к тем или иным каналам с помощью селекторов 3. В ячейках памяти се- 2р лектора 3, адреса которых совпадают с адресами информационных каналов, вьдаваемых на блок обработки, записывается логическая "1". В остальных ячейках памяти должен быть записан 25 логический "0". При реализации селектора 3 в виде ОЗУ перед началом работы необходимо загрузить в его память программу вьделения информационных каналов. 30

Информационное слово поступает на информационные входы накопителя

1 в сопровождении сигнала на входе

20 устройства. При этом на первом выходе блока 12 приоритетов формиру35 ется сигнал логической "1", который подключает счетчик 16 адресов записи к адресным входам накопителя

1, а входы селекторов 3 — через мультиплексор 2 к информационным 4р входам накопителя 1. Если слово этого информационного канала подлежит вьдаче в соответствующий блок о6работки, то на выходе соответствующего селектора 3 устанавливается сиг- 45 нал логической " 1" (на выходах остальных селекторов 3 устанавливается сигнал логического "0") °

Сигналы с выходов селекторов 3 поступают на один из входов элементов И 6. Сигнал с первого выхода блока 12 приоритетов задерживается элементом 13 задержки и поступает на вход формирователя 11 импульсов, который по переднему фронту задержанного сигнала формирует стробирующий импульс, подаваемый на другие входы элементов И 6. На выходах элементов И 6, на одних входах которых

5.7 4 присутствует сигнал логической " 1", формируются импульсы, которые увеличивают по своему заднему фронту со-. держимое соответствующих счетчиков

7 слов и поступают на входы элемента ИЛИ 8. Сигнал с выхода элемента

ИЛИ 8 осуществляет запись информационного слова в накопитель 1 и по заднему фронту модифицирует счетчик

16 адресов записи.

При поступлении на вход устройства следующих информационных слов процесс повторяется. Таким образом, производится запись информации в накопитель 1 по возрастающим адресам, определяемым счетчиком 16 адресов записи, а счетчики 7 слов принимают значения, соответствующие числу слов, накопленных для вьдачи по каждому выходу устройства. Если содержимое какого-либо счетчика 7 слов равнб нулю, т.е. в накопителе 1 нет информации, подлежащей вьдаче по этому выходу, сигнал логического "0" с выхода такого счетчика закрывает соответствующий элемент И 10 и разрешает перезапись значения счетчика 16 адресов записи в соответствующий счетчик 17 адресов считывания. Как только значение счетчика 7 слов станет отличным от нуля, т.е. для данного выхода появилась информация в накопителе 1, перезапись значения счетчика 16 в соответствующий счетчик

17 запрещается и его значение соответствует адресу, по которому в накопителе 1 хранится первое слово, подлежащее вьдаче по данному выходу.

С выходов счетчиков 7 слов, значения которых не равны нулю, сигналы логической "1" поступают на входы соответствующих элементов И 10, которые открыты сигналами логической "1" с .выходов триггеров 9.

При появлении тактового сигнала на входе 19 устройства сигналы с выходов элементов И 10 поступают на входы блока 12 приоритетов, который вьделяет из всех сигналов логической

"1" на его входах старший по приоритету и формирует сигнал на соответствующем ему выходе. При этом осуществляется подключение соответствующего счетчика 17 к адресным входам накопителя 1, считывание информационного слова из накопителя 1. Мультиплексор 2 при отсутствии на его управляющем входе сигнала логической

"1" с первого выхода блока 12 приори1288757

55 тетов подключает к входам селекторов

3 выходы накопителя 1.

Если информационное слово на вы-:ходе накопителя 1 должно быть выдано на выход устройства, соответствующий селектор 3 формирует сигнал логической. "1", поступающий на вход соответствующего элемента И 4, на другие входы которого приходят сигнал логической " 1" с выхода блока 12 приоритетов и этот же сигнал, задержанный элементом 15 задержки. Сигнал с выхода элемента И 4 осуществляет запись считанного из накопителя 1 слова в регистр 5, уменьшение на единицу содержимого соответствующего счетчика 7 слов, сброс в нулевое состояние соответствующего триггера

9 и закрытие соответствующего элемента И 10. По заднему фронту сигнала на соответствующем выходе блока 12 счетчик 17 увеличивает значение на единицу, принимая значение следующего адреса.

Если считываемое из накопителя 1 слово не подлежит выдаче, то на выходе соответствующего селектора 3 формируется сигнал логического "0", закрывающий соответствующий элемент

И 4, и по следующему сигналу на входе 19 процесс повторяется до тех пор, пока не будет считано слово, выделяемое селектором 3, или содержимое соответствующего счетчика 7 слов не станет равным нулю. Затем процесс повторяется для следующего по приоритету входа блока 12.

Запросы на чтение очередных информационных слов поступают асинхронно от блоков обработки на входы

18 устройства и устанавливают в единичное состояние соответствующие триггеры 9, открывая соответствующие им элементы И 10.

Формула из обретения

Буферное запоминающее устройство, содержащее накопитель, информационный вход которого является информационным входом устройства, выход накопителя подключен к информационным входам регистров, выходы которых являются выходами устройства, управлякщне.входы регистров подключены к первым входам соо гветствующих триггеров и счетчиков слов, выходы кото,рых подключены к первым входам соответствующих счетчиков адресов считывания и элементов И первой группы, вторые входы которых подключены к выходам соответствующих триггеров, вторые входы которых являются управляющими входами группы устройства, третьи входы элементов И первой группы являются первым управляющим входом устройства, выходы элементов

И первой группы подключены к входам группы блока приоритетов, вход которого является вторым управляющим входом устройства, выходы группы блока приоритетов подключены к вторым входам соответствующих счетчиков адресов считывания, третьи входы которых подключены к первому выходу счетчика адресов записи, первый вход которого подключен к выходу блока приоритеров, выходы счетчика адресов записи и счетчиков адресов считывания подключены к адресным входам накопителя, управляющий вход которого подключен к второму входу сечтчика адресов записи и к выходу первого элемента ИЛИ, входы которого подключены к вторым входам счетчиков слов, селекторы, о т л и- . ч а ю щ е е с я тем, что, с целью повьппения надежности устройства, оно содержит мультиплексор, вторую и третью группы элементов И, первый и второй элементы задержки, второй элемент ИЛИ и формирователь импульсов, вход и выход которого подключены соответственно к выходу первого элемента задержки и к первым входам элементов И второй rpуппы, выходы которых подключены к вторым входам соответствующих счетчиков слов, первые входы элементов И третьей группы подключены к соответствующим выходам группы блока приоритетов и к входам второго элемента ИЛИ, выход которого подключен к входу второго элемента задержки, выход которого подключен к вторым входам элементов И третьей, группы, выходы которых подключены к входам соответствующих регистров, третьи входы элементов И третьей группы подключены к вторым входам соответствующих элементов И второй группы и к выходам соответствующих селекторов, входы которых подключены к выходу мультиплексора, первый и второй входы которого подключены соответственно к информационному входу и выходу накопителя, третий вход

1ZS8757 соединен с входом первого элемента задержки. мультиплексора подключен к выходу блока приоритетов, выход которого

Составитель С.Шустенко

Техред В.Кадар Корректор А. Обручар

Редактор В.Петраш

Тираж 611 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Н(-35, Раушская наб., д. 4/5

Заказ 7813150

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств системы цифровой обработки сигнала, при реализации алгоритмов сокращения информационной избыточности и для согласования устройств с различными темпами обработки информации

Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства каналов и устройств обмена, а также систем сбора и обработки информации

Изобретение относится к вычислительной технике и может быть использовано в качестве буферных запоминающих устройств систем обработки информации

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих буферных запоминающих устройств

Изобретение относится к вычислительной технике и является усовершенствованием известного реверсивного регистра сдвига по а.с, W 1140176

Изобретение относится к области вычислительной техники и может быть использовано при построении устройств переработки и хранения информации на плоских магнитных доменах (ПМД).Целью изобретения является повьшение информационной плотности и упрощение ре .версивного магнитного регистра сдвига

Изобретение относится к области вычислительной техники, в частности ,к запоминающим устройствам, может быть использовано в качестве буферного запоминающего устройства систем обработки информации и является усовершенствованием изобретения по авт

Изобретение относится к вычислительной технике и может быть использовано при создании систем ввода и предварительной обработки цифровых изображений в вычислительные системы на основе буферных запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх