Устройство для суммирования двух чисел с плавающей запятой

 

Изобретение относится к области вычислительной техники и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что в устройство для суммирования двух чисел с плавающей запятой, содержащее первый 1 и второй 2 регистры , блок 8 нормализации, два вычитателя 3 и 4 порядков, три коммутатора 9, 10 и 11 порядков, сумматор 7 мантисс и первый сдвигатель 5, введен второй сдвигатель 6 с соответствующими связями. 1 ил. S S (Л N9 СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (Н) (504 G06F 7 50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3875082/24-24 (22) 26.03 ° 85 (46) 15.02.87. Бюл. № 6 од

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (72) В.А.Минченко, О.Н.Паулин, Е.Л.Полин, Н.И.Синегуб и В.В.Шабадаш (53) 681.325(088.8) (56) Самофалов К.Г. и Луцкий Г.Н.

Структура и организация функционирования ЭВМ и систем. — Киев: Высшая школа, 1978, с. 100-101.

Авторское свидетельство СССР

¹ 885994, кл. С 06 F 7/38, 1979, Авторское свидетельство СССР № 1259248, кл. G 06 F 7/38, 21.03.85. (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ

ДВУХ ЧИСЕЛ С .ПЛАВАЮЩЕЙ ЗАПЯТОЙ (57) Изобретение относится к области вычислительной техники и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой. Цель изобретения — повьппение быстродействия.

Поставленная цель достигается тем, что в устройство для суммирования двух чисел с плавающей запятой, содержащее первый 1 и второй 2 регистры, блок 8 нормализации, два вычитателя 3 и 4 порядков, три коммутатора

9, 10 и ll порядков, сумматор 7 мантисс и первый сдвигатель 5, введен второй сдвигатель 6 с соответствующими связями. 1 ил.

1290300

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой. 5

Цель изобретения — повышение быстродействия.

На чертеже представлена схема устройства для суммирования двух чисел с плавающей запятой.

Устройство для суммирования двух чисел с плавающей запятой содержит регистры 1 и 2, вычитатели 3 и 4 порядков, сдвигатели 5 и 6, сумматор

7 мантисс, блок 8 нормализации, коммутаторы 9, 10 и ll порядка, входы

12 и 13 слагаемых устройства, тактовые входы 14 и 15 устройства, выход

16 суммы устройства. 20

Устройство для суммирования двух чисел с плавающей запятой работает следующим образом.

Вначале определяется разность порядков. Для этого с выхода регист- 25 ра I порядок Х первого слагаемого подается на первый вход вычитателя

3, с выхода регистра 2 порядок У второго слагаемого подается на второй вход вычитателя 3. С выхода ре- З7 гистра 2 порядок Y второгб слагаемо-: го подается на первый вход вычитателя 4, с выхода регистра 1 порядок Х первого слагаемого подается на второй вход вычитателя 4. В вычитателях

3 и 4 определяется разность порядков: в вычитателе 3 — разность порядков

Х-Y в дополнительном коде, в вычитателе 4 — Y-Х также в дополнительном коде. Кроме того, на коммутаторе 19 1р по знаку разности Х-Y выбирается больший порядок, поступающий в блок

8. В сдвигателе 5 при Х У (в этом случае запись разности порядков в дополнительном коде совпадает с записью разности порядков в прямом коде) производится сдвиг мантиссы второго операнда на величину разности, поступающей через коммутатор 9 на вход кода сдвига сдвигателя 5. Мантисса первого операнда проходит для сдвига через-сдвигатель 6, так как на его вход кода сдвига поступает нулевое значение с коммутатора Il.

Далее сдвинутая и несдвинутая мантис- gg сы с выходов соответственно сдвигателей 5 и 6 складываются на сумматоре 7 мантисс. При Х < Y мантисса первого операнда сдвигается на сдвигателе 6 на величину разности, поступающей с выхода вычитателя 4 через коммутатор 11 на вход кода сдвига сдвигателя 6. Мантисса второго операнда проходит через сдвигатель 5 без сцвига. С выхода сумматора 7 мантисс и коммутатора 10 мантисса и порядок результата поступают в блок

8. В блоке 8 выбирается необходимая старшая или младшая половина суммы, результат корректируется (нормализуется вправо) во избежание переполнения мантиссы суммы и передается на выход 16 устройства. формула изобретения

Устройство для суммирования двух чисел с плавающей запятой, содержащее два регистра, сдвигатель, сумматор мантисс, два вычитателя порядков, первый сдвигатель, три коммутатора порядка, блок нормализации, причем входы первого и второго слагаемых устройства соединены с первыми информационными входами соответствующих регистров, вторые информационные входы которых соединены с вьгходом блока нормализации и с выходом суммы устройства, первый, второй тактовые Вхо ды которого соединены с управляющими входами соответствующих регистров, l выход разрядов порядка первого регистра соединен с входом уменьшаемого первого .вычитателя порядков и с входом вычитаемого второго вычитателя порядков, выход разрядов порядка второго регистра соединен с входом уменьшаемого второго вычитателя порядков и с входом вычитаемого первого вычитателя порядков, выход переноса которого соединен с управляющим входом первого коммутатора порядка, первый информационный вход первого коммутатора порядка соединен с выходом разности первого вычитателя порядков, выход первого коммутатора порядков соединен с входом кода сдвига первого сдвигателя, выход которого соединен с входом первого слагаемого сумматора мантисс, выход которого соединен с входом мантиссы блока нормализации, вход порядка которого соединен с выходом второго коммутатора порядка, выход разности второго вычитателя порядков соединен с первым информационным входом третьего коммутатора порядков, о т л и1290300

Составитель А. Клюев

Техред Л.Олейник Корректор М.Демчик

Редактор М.Дылын

Тираж 673 Подпи сно е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1130359 Москва, Ж-35, Раушская наб., д. 4/5

Заказ 7902/46

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит второй сдвигатель, причем выходы разрядов мантиссы первого и второго регистров соединены соответственно с информационными входами второго и первого сдвигателя, выход и вход кода сдвига второго сдвигателя соединены соответственно с входом второго слагаемого сумматора мантисс и с выходом третьего коммутатора порядка, управляющий вход которого соединен с выходом переноса второго вычитателя порядков, входы вычитаемого и уменьшаемого которого соединены соответственно с первым и вторым информационнымн входами второго коммутатора порядка, управляющий вход которого соединен с управляющим входом первого коммутатора порядка, второй информационный вход которого соединен с

10 вторым информационным входом третьего коммутатора порядка и с входом логического нуля устройства.