Устройство для суммирования @ @ -разрядных двоичных чисел

 

Изобретение относится к области вычислительной техники, а точнее к устройствам для сложения нескольких чисел, и может использоваться в устройствах обработки информации. Цель изобретения - упрощение устройства . Устройство содержит преобразователь двоичного кода в уплотненный код, первую и вторую группу элементов И, группу элементов задержки , группу сумматоров по модулю два, элемент ШШ, регистр результата и соответствующие входные шины, причем применение в суммирующем устройстве преобразователя двоичного кода в уплотненный код, группы элементов ИЛИ, группы сумматоров по модулю два, первой и второй группы элементов И, группы элементов задержки и регистра результата, соединенных соответствующими связями, позволяет получить структуру устройства для суммирования N п-разрядных двоичных чисел с малыми аппаратурными затратами и более высоким быстродействием . 2 ил. i (Л N5 СО сл

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИК (19) (11) (51) 4 С 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3831716/24-24 (22) 25.12.84 (46) 15.12.86.Бюл. М - 46 (7 1) Дагестанский политехнический институт (72) Ш;М.А.Исмаилов и О.M.Îìàðîâ (53) 681,325.5(088.8) (56) Справочник по цифровой вычислительйой технике./Иод ред. Б.Н.Малиновского, Киев, Техника, 1980, с. 65, р.2.4з.

Авторское свидетельство 9 1174920, кл. С 06 F 7/50, 1983. (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ

Я и-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ (57) Изобретение относится к области вычислительной техники, а точнее к устройствам для сложения нескольких чисел, и может использоваться в устройствах обработки информации.

Цель изобретения — упрощение устройства. Устройство содержит преобразователь двоичного кода в уплотненный код, первую и вторую группу элементов И, группу элементов задержки, группу сумматоров по модулю два, элемент ИЛИ, регистр результата и соответствующие входные шины, причем применение в суммирующем устройстве преобразователя двоичного кода в уплотненный код, группы элементов ИЛИ, группы сумматоров по модулю два, первой и второй группы элементов И, группы элементов задержки и регистра результата, соединенных соответствующими связями, позволяет получить структуру устройства для суммирования N п-разрядных двоичных чисел с малыми аппаратурными затратами и более высоким быстродействием. 2 ил. где n — разрядность слагаемйх;

N — количество суммируемых слагаемых. и з обретения

Устройство для суммирования N иразрядных двоичных чисел, содержащее преобразователь двоичного кода в уплотненный код, первую группу из N-1 элементов И, где 11 — количество суммированных чисел, вторую группу из элементов И, группу из N-1 элементов задержки, о т л и ч а ю щ е ес я тем, что с целью упрощения устройства, в него введены элемент ИЛИ, регистр результата N-1 сумматоров по модулю два и N 1 входов первой группы преобразователя двоичного кода в уплотненный код соединены соответственно с выходами К-1 элемеHTQB И первой группы, первые входы которых соединены с первым синхровходом устройства, а вторые входы — соответственно с выходами N-1 элементов задержки группы, вторая группа иэ

N входов преобразователя двоичного кода в уплотненный код соединена соответственно с выходами элементов И второй группы, первые входы которых соединены с первым синхровходом устройства, а вторые входы— с входами соответствующих слагаемых устройства, нечетные выходы преобразователя двоичного кода в уплотненный код, кроме выхода старшего разряда, соответственно соединены с перHbMH входами сумматоров .по модулю два, четные выходы преобразователя

40 двоичного коца в уплотненный код соответственно соединены с вторыми входами сумматоров по модулю два и с входами соответс..вующих элементов задержки группы, выходы сумматоров по модулю два соединены с входами

4$ элемента ИЛИ, последний вход которого соединен с выходом старшего разряда преобразователя. двоичного кода в уплотненный код, выход элемента

ИЛИ соединен с информационным входом регистра результата, синхровход которого соединен с «торым синхровходом устройства.

1 1277095

Изобретение относится к вычислительной технике.

Цель изобретения — упрощение устройства.

На фиг.1 изображена функциональная > Ф o p м у л а схема устройства,на фиг ° 2- упрощенная принципиальная схемапреобразователя двоичного кода в уплотненный код.

Устройство содержит преобразователь 1 двоичного кода в уплотненный 10 код, сумматоры 2 по модулю два, первую 3 и вторую 4 группы элементов И, группу элементов 5 задержки, элемент ИЛИ 6, регистр 7 результата, .информационные входы 8 устройства, первый 9 и второй 10 синхровходы.

Устройство работает следующим об- разом.

По информационным входам 8 устройства при приходе тактового импульса на первый вход 9 синхронизации устройства на вход преобразователя двоичного кода в уплотненный код через элемент И 3 первой группы поступают д-е одноименные разряды всех слагаемых (i-й разрядный срез), соответственно на выходе блока 1 образуется уплотненный код, например, если на входе блока 1 имеется двоичная комбинация 01011011, то на его выходе получим уплотненный код

00011111, который поступает на входы элементов задержки (свидетельствующий о количестве переносов, которые необходимо учесть при обработке (i + 1)-го среза), а также на входы группы сумматоров 2 по модулю два, с выходов которых получаем результат суммы обработки i-го среза, который поступает на элемент ИЛИ 6, с выхода которого при подаче тактового импульса по второму входу 10 синхронизации заносится в регистр резуль тата, а информация о количестве переносов (образованных при обработке i-ro среза), которые необходимо учесть при обработке (i + 1)-ro среза, задерживается на один такт с помощью элементов 5 задержки.

Количество тактов Т, необходимых для суммирования N n-разрядных двоичных чисел, соответственно равно (=n+tog 8, 1277095

Составитель M.Åñåíèíà .

Техред И.Попович Корректор О, Луговая

Редактор Е.Копча

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6667/42

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4 е

Устройство для суммирования @ @ -разрядных двоичных чисел Устройство для суммирования @ @ -разрядных двоичных чисел Устройство для суммирования @ @ -разрядных двоичных чисел 

 

Похожие патенты:

Изобретение относится к области вычислителы;ой техники и предназначено для суммирования двух операндов j представленных многозначными сигналами , и входного переноса, представленного двузначным сигналом

Сумматор // 1275429
Изобретение относится к области вычислительной техники, предназначено для суммирования семи одноразрядных операндов.

Сумматор // 1275428
Изобретение относится к области вычислительной техники, может быть использовано при построении интегральных операционных устройств на цилиндрических магнитных доменах (ЦМД)

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении суммирующих устройств и двоично-десятичных преобразователей

Изобретение относится к области вычислительной техники и может быть использовано в сигнальных процессорах для обработки информации в реальном масштабе времени

Сумматор // 1270756
Изобретение относится к вычислительной технике и может быть использовано при построении БИС на дополняющих МДП-транзисторах

Изобретение относится к области вычислительной техники и электроники и может быть использовано при построении универсальных и специализированных цифровых устройств и машин , к которым предъявляются повышенные требования по быстродействию и надежности

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх