Устройство для последовательного выделения нулей из двоичного кода

 

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах с асс циативной выборкой. Изобретение позволяет упростить устройство за счет сокращения количества связей и использования более простых элементов схемы. Устройство содержит группу триггеров, две группы элементов И, элементы ИЛИ и НЕ. Элементы И одной группы в каждом разряде по сигналам с входа разряда через инвертор и выхода предыдущего разряда образуют запись в триггер разряда регистра. Элементы И второй группы образуют цепь обхода триггеров разрядов по соответствующим сигналам входных кодов. Элементы ИЛИ образуют переходы между схемами разрядов. Под действием тактовых импульсов устройство последовательно выдает сигналы на выходах разрядов, на входах которых установлены коды нулей.1 ил. (Л 00 tN9 00

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

0323 А1

l (19) (11) (51) 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3925587/24-24 (22) 10.07.85 (46) 15.02.87 Бюл. У 6 (72) О.А.Алексеев (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 739528, кл. G 06 F 7/06, 1980.

Авторское свидетельство СССР

Ф 1037245,. кл. G 06 F 7/06, 1983, (54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ НУЛЕЙ ИЗ ДВОИЧНОГО

КОДА (57) Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах с асс циативной выборкой. Изобретение позволяет упростить устройство за счет сокращения количества связей и использования более простых элементов схемы. Устройство содержит группу триггеров, две группы элементов И, элементы ИЛИ и НЕ. Элементы

И одной группы в каждом разряде по сигналам с входа разряда через инвертор и выхода предыдущего разряда образуют запись в триггер разряда регистра. Элементы И второй группы образуют цепь обхода триггеров разрядов по соответствующим сигналам входных кодов. Элементы KIV, образуют переходы между схемами разрядов. Под действием тактовых импульсов устройство последовательно выдает сигналы на выходах разрядов, на входах которых установлены коды нулей.1 ил.

0323

1 129

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах с ассоциативной выборкой.

Целью изобретения является упрощение устройства..

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит информационные входы 1 устройства, элементы НЕ 2 группы, элементы И 3 группы, элементы И 4 группы, элементы ИЛИ 5 группы, триггеры 6 группы, информационные выходы 7 устройства, тактовый вход 8 устройства, вход сброса 9 устройства, вход 10 пуска устройства .

Устройство работает следующим образом.

Сигналом с входа 9 все триггеры 6 устанавливаются в нулевое состояние.

На выходах 7 устанавливаются потенциалы логического "0" . Устройство готово к работе. На информационные входы 1 подается двоичный код. В начале работы на входе 10 устанавливается потенциал логической " 1", который, пройдя через элементы И 4 и ИЛИ 5, поступит через элемент И 3 на информационный вход триггера 6 того разряда, в котором первый раз встретится код нуля. При подаче первого тактового импульса по входу 8 единица запишется в триггер б и появится на выходе 7 разряда, на входе которого стоит код первого нуля. После первого тактового импульса единичный потенциал пуска снимается с входа 10.

Теперь потенциал логической "1" с установленного в единичное состояние триггера 6 через свой элемент

ИЛИ 5 и элементы И 4 и ИЛИ 5, на входы которых поданы коды единицы, и через элемент И 3, на вход которого подан код следующего нуля, установит потенциал единицы на информационном входе соответствующего триггера 6. Под действием следующего так.— тового импульса по входу 8 триггер 6, у которого на информационном входе потенциал логической " 1", пеI ребрасывается в единичное состояние, а триггер 6, бывший н единичном состоянии, — н нулевое.

Таким образом, под действием так5 товых импульсов на выходах устройства последовательно поразрядно появляются импульсы в тех разрядах, на входах которых устанонлены коды нуля. Сигнал с выхода 11 инициирует конец процесса вьгделения.

Ф о р гл у л а и з о б р е т .е н и я

Устройство для последовательного выделения нулей и з двоичного кода, содержащее группу триг г ер он, группу элементов НЕ, первую группу элементо н И и группу элементов ИЛИ, причем вход сброса устройства с о еди20 не и с входами сброса триггеров группы, первый вход каждого элемента ИЛИ группы соединен с прямым выходом с оответствующего триггера группы, пе рный вход каждого элемента И первой группы соединен с выходом соот в етствующе г о элемента НЕ группы, выход к а>кд о г о элемента И пер н ой группы соединен с информационным входом соответствующего триггера группы, З0 о т л и ч а ю щ е е с я т ем что, с целью упрощения, оно содержит н т ор ую группу элементов И, причем каждый информационный вход устройства соединен с входом одноименного эле35 мента НЕ гр уппьг и первым входом одноиме н н о го элемента И второй группы, выход каждого элемента И второй группы соединен с вторым входом одноиме н н ог о элемента ИЛИ группы, вы"10 ход i - го (i - 1 . . . и, n — разрядность двоичного кода) элемента ИЛИ группы соедине н с вторыми входами (1 + 1 ) -х элементов И лагерной и второй групп, вторые входы первых эл еме нт ов И пер 5 ной и второй групп являются нходом пуска устройства, тактовый вход ус тройс тв а соединен с входом си нхрониз ации триггеров группы, выходы которых я нляют ся информационными выходами

50 устройства .

1290323

Составитель М.Кудряшев

Техред А.Кравчук Корректор Л. Пилипенко Редактор М.Бандура

Заказ 7903/47 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для последовательного выделения нулей из двоичного кода Устройство для последовательного выделения нулей из двоичного кода Устройство для последовательного выделения нулей из двоичного кода 

 

Похожие патенты:

Изобретение относится к вычислительной технике, может быть использовано в ассоциативных запоминающих устройствах, в схемах выбора приоритета и является усовершенствованием устройства по авт

Изобретение относится к вычислительной технике, а именно к устройствам приоритета

Изобретение относится к вычислительной технике, в частности к устройствам приема и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними и запоминающими устройствами, а также в автоматизированных банках данных

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними устройствами или -запоминающими устройствами с многоформатным представлением данных

Изобретение относится к вычислительной технике и может быть использовано в схемах приоритета, в ;- системах аппаратного контроля средств вычислительной техники

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах,Цепь изобретения - расширение класса решаемых задач за счет преобразования прямого кода в дополнительный код числа

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в ассоциативных запоминающихустройствах, в устройствах MHKponporiiaMMHoro управления и выбора приоритета

Изобретение относится к автоматике и вычислительной технике, а точнее к приоритетной обработке данных, и предназначено для использования в мультипроцессорных системах, в локальных сетях и в системах распределенного управления

Изобретение относится к вычислительной технике и может быть использовано для организации доступа к коллективно используемому ресурсу

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в локальных вычислительных сетях с шинной топологией для управления передачей пакетов данных через общий канал

Изобретение относится к способам управления перегрузкой сообщениями элементарной программы в электронной системе коммутации

Изобретение относится к области вычислительной техники и может быть применено в системах обмена данными

Изобретение относится к отвечающей системе, то есть способной к работе в реальном масштабе времени и толерантной к ошибкам системе для обработки сигналов, с множеством блоков обработки данных, которые соединены друг с другом через блоки передачи данных

Изобретение относится к вычислительной технике и может найти применение в отказоустойчивых многопроцессорных системах для перераспределения нагрузки между процессорами во время отказов

Изобретение относится к вычислительной технике и может быть использовано в устройствах последовательно-параллельного обслуживания запросов абонентов с переменным распределением потоков информации по линиям связи
Наверх