Запоминающее устройство с коррекцией ошибок
Изобретение отйосится к вычисли- ;тельной технике, в частности к полупроводниковым запоминающим устройствам . Целью изобретения является повышение быстродействия запоминающего устройства. Устройство содержит накопитель , блок коррекции, блоки взвеши-. вания кодов, элементы ИЛИ, элементы И. В основе работы устройства лежит использование кодов, в которых каждому информационному или проверочному разряду присваивается вес, заданный в виде столбца из нескольких, целых чисел. Повышение быстродействия достигается за счет параллельного деко дирования данных в одном слое элементов . 2 ил. 2 табл. СО
СООЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
09) (И) д1) 4 G 11 С 11/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К A BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 394 1638/24-24 (22) 05.08.85 (46) 15.02.87. Бюл. N - 6 (72) В.И.Эннс (53) 621.398 (088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (56) Валиев К.А., Орликовский А.А;
Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах. М.: Сов. радио, 1979, с. 296.
Патент Франции 9 2528613, кл. G 11 С 11/34, 1983. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ОШИБОК (57) Изобретение относится к вычисли;тельной .технике, в частности к полупроводниковым запоминающим устройствам. Целью изобретения является повышение быстродействия запоминающего устройства. Устройство содержит накопитель, блок коррекции, блоки взвеши-. вания кодов, элементы ИЛИ, элементы
И. В основе работы устройства лежит использование кодов, в которых каждому информационному или проверочному разряду присваивается вес, заданный в виде столбца из нескольких. целых чисел. Повышение быстродействия достигается за счет параллельного деко" дирования данных в одном слое элементов. 2 ил. 2 табл.
Изобретение относится к вычислительной технике, в частности, к полупроводниковым запоминающим. устройствам.
Целью изобретения является повыше- 5 ние быстродействия запоминающего устройства.
На фиг. 1 представлена схема запоминающего устройства с коррекцией ошибок; на фиг.2 — пример выполнения
f0 блока взвешивания кодов.
Запоминающее устройство (фиг.1) содержит накопитель 1, блок 2 коррекции, блоки 3 взвешивания кода, элементы ИЛИ 4. На фиг.1 обозначены такf5 же выходы 5 накопителя 1, выходы б блоков 3 взвешивания кодов, выходы 7 элементов ИЛИ 4, выходы 8 устройства, элементы И 9 с выходами 10. го
В основе работы запоминающего устройства лежит использование кодов, в которых каждому информационному или проверочному разряду присваивает- 5 ся заданный вес, причем вес задается в виде столбца из нескольких целых чисел (табл . 1 и 2) . Веса всех разрядов должны отличаться друг от друга.
Считываемое слово не содержит ошибки, если сумма весов единичных проверочных разрядов равна сумме весов единичных информационных разрядов, взятой по модулю числа, не менее чем в два раза превышающего максимальный используемый вес. В кодах, построенных по 35 табл.1 и 2, проверка равенства суммы весов происходит в каждой строке по модулю числа, не менее чем в два раза превышающего максимально используемое в данной строке число.
Запоминающее устройство (фиг.1) работает следующим образом.
Блоки 3 взвешивания кодов разбиты, в группы, количество которых равно количеству информационных разрядов.
Количество блоков 3 взвешивания кодов в каждой группе определяется максимальной суммой весов информационных разрядов. На входы блоков 3 взвешива- 50 ния кодов поступают сигналы с выходов накопителя 5, причем на входы блоков группы поступает инверсное значение разряда, правильность которого проверяется в данной группе, и прямое зна- 55 чение всех остальных разрядов. В блоках 3 взвешивания проверяется равенство суммы весов проверочных разрядов сумме весов информационных разрядов, взятой по модулю заданного числа. Если суммы весов единичных информационных и проверочных разрядов равны, то на выходе б одного из блоков 3 взвешивания кодов появляется "1", которая свидетельствует об ошибке символа.
Для определения ошибки в разряде слова требуется несколько групп блоков
3 взвешивания кодов. Число групп равно числу строк весовых коэффициентов в таблице весов. Ошибка в разряде слова в этом случае определяется, если на входы 7 элемента И 9 поступают единицы со всех групп блоков взвешивания кодов, проверяющих правильность данного разряда.
Блок 3 взвешивания кодов может быть выполнен по-разному, например,, в его основе может лежать применение стандартных компараторов напряжения, к входам которых подсоединяются суммирующие цепи резистивных элементов.
На фиг.2 изображен блок взвешивания кодов, Bb:лолненный на основе двух
ЭСЛ-элементов. В случае малого числа входов номиналы резисторов, подклю— ченных к входам 5 блоков взвешивания кодов, могут быть выбраны обратно пропорциональными весам соответствующих разрядов. На базы транзисторов 11 и 11 подаются сигналы проверочных разрядов, а на базы транзисторов 11 и .11 — сигналы информационных разрядов. Номиналы резисторов 12»- 12 выбираются так, чтобы при равенстве весов информационных и проверочных разрядов смещения напряжения на базах
11, -11 обеспечивали состояние " 1" на выходах обоих ЭСЛ-элементов, а смещения напряжения в этом случае были меньшими, чем при различии суммы весов информационных и проверочных разрядов на единицу веса. Поэтому единица на выходе 6 блока 3 взвешивания кодов появляется только в случае равенства суммы весов единичных информационных и проверочных разрядов.
Модуль числа блока взвешивания кодов (фиг.2) учитывается с помощью резисторов 12,; и 126, номиналы которых выбираются по правилу: для первого узла взвешивания в группе R12 =R12 =
=-со, для второго — R12 =R12 =А/М, для третьего — R12 )=R12 =А/2М и т.д,, где М вЂ” число, по модулю которого происходит взвешивание.
Быстродействие запоминающего элемента обеспечивается тем, что опреде1290420
Таблица Проверочные
;разряды
Информационные разряды
1 2 3 4 5 6 7 8 9 10 1 1 12 13 14 15 16
123456
0102041111222233334444
1020401234123412341234
Таблица2
Проверочные разряды
Информационные разряды
1 1
123456
1 2 3 4 5 6 7 8 9 10 1 1 12 13 14 15 16
1l
0010021212121200001122
0100201122112211220000
100200 2 2 2 2 0 0 0 0 1 2 1 2 1 2
1 2 ление ошибок в нем происходит параллельно, в одном слое элементов.
Формула изобретения
Запоминающее устройство с коррекцией ошибок, содержащее накопитель и блок коррекции, входы первой группы которого соединены с прямыми выхода ми накопителя, а выходы являются выходами устройства, о т л и ч а ю—
I щ е е с я тем, что, с целью повышения быстродействия, в устройство введены блоки взвешивания кодов и элементы ИЛИ, причем входы блоков взве5 шизания кодов подключены к соответствующим прямым и инверсным выходам накопителя, а выходы соединены с входами соответствующих элементов ИЛИ, выходы которых подключены к входам
jP второй группы блока коррекции.
1 2904 ? 0
1290420
Фиг 2
Составитель О.Исаев
ТехредЛ.Олейник Корректор А.Обручар
Редактор К.Волошук
Заказ 7910/52 ТиРаж 611 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий!
13035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4
