Конвейерное устройство для умножения шестнадцатиразрядных чисел

 

Изобретение относится к области вычислительной техники и может быть использовано при построении высокопроизводительных процессоров цифровых вычислительных машин. Цель изобретения - повышение производительности устройства. Устройство содержит регистр множимого, регистр результата и ромбовидную матрицу ячеек, причем каждая ячейка содержит полный сумматор и элемент И. Новым является введение триггеров для запоминания промежуточных результатов. Нестандартная расстановка триггеров - не в горизонтальном направленин а по диагонали - и разбивка поля матрицы на ряд слоев комбинационных схем приводят к повышению производительности обработки Данных.2 ил. (Л с tsD СО со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИМЕСНИХ

РЕСПУБЛИН (gD 4 С 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3756064/24-24 (22) 21.06.84 (46) 23.02.87. Бюд. № 7 (71) Львовский политехнический институт им. Ленинского комсомола (72) Н.В. Черкасский (53) 681.325(088.8) (56) Авторское свидетельство СССР № 903866, кл. С 06 F 7/52, 1980.

Макаревич О.Б.,Спиридонов Б.Г.

Цифровые процессоры обработки сигналов на основе БИС. — Зарубежная электронная техника, 1983, № 1, с.58-62, рис. 1,2,3.

Л0„„1291970 А 1 (54) КОНВЕЙЕРНОЕ УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ШЕСТНАДЦАТИРАЗРЯДНЫХ ЧИСЕЛ (57) Изобретение относится к области вычислительной техники и может быть использовано при построении высокопроизводительных процессоров цифровых вычислительных машин. Цель изобретения — повышение производительности устройства. Устройство содержит регистр множимого, регистр результата и ромбовидную матрицу ячеек, причем каждая ячейка содержит полный сумматор и элемент И, Новым является введение триггеров для запоминания промежуточных результатов. Нестандарт- Я ная расстановка триггеров — не в горизонтальном направлении а по диагоМ нани — и разбивка поля матрицы на ряд слоев комбинационных схем приводят к повышению производительности обработки Данных.2 ил.

1, 1291970

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных процессоров цифровых вычислительнык машин. 5

Цель изобретения — повышение производительности устройства.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2— функциональная схема ячейки, Устройство содержит ячейки 1, триг- геры 2, регистр 3.1 множимого, дополнительный регистр 3.2 множимого, регистр 4.1 множителя, дополнительные регистры 4.2-4.6 множителя, дополнительные регистры 5.1-5.6 результата, регистр 5,7 результата, шину 6 тактовых импульсов, шину 7 значения логического нуля устройства, входные шины 8 и 9 множимого и множителя устройства, выходную шину 10 результата устройства.

Ячейка 1 содержит сумматор 11 и элемент И 12. Ячейки 1 образуют матрицу 16х16. Поле матрицы ячеек 1 разбивается триггерами 2 на семь слоев.

В каждом слое из ячеек сигналы распространяются за одинаковое время, образуя изохроны. 30

Устройство работает следующим образом.

Работа устройства тактируется импульсами, поступающими по шине 6 тактовых импульсов. В первом такте множимое и множитель запоминаются на регистрах 3. 1 и 4. 1 соответственно.Во втором такте частичные результаты, полученные в первом слое ячеек 1 запоминаются на триггерах 2 первого 40 слоя. Одновременно результаты, полученные на выходах частной суммы первых трех ячеек первого: столбца запоминаются в дополнительном регистре

5.1 результата, и тринадцать разря- 4 дов множителя и шесть разрядов множимого запоминаются соответственно на дополнительном регистре 4.2 множителя и на дополнительном регистре

3.2 множимого. В регистры 3 и 4.1 за- >и носится следующая пара сомножителей.

Во втором слое ячеек 1 умножается первое множимое на следующие три разряда первого множителя с учетОм частичных результатов, полученных в первом слое в предыдущем такте и хранящихся на триггерах 2 первого слоя.

В третьем такте промежуточный результат второго слоя и первое множимое запоминаются на триггерах 2 второго слоя, в регистр 5 ° 2 заносится результат умножения первого множимого на шесть разрядов первого множителя с выходов частной суммы соответствующих ячеек первого столбца и с выхода регистра 5.1, в регистр

4.3 заносятся оставшиеся десять разрядов первого множителя из регистра

4.2, результат умножения в первом слое и второе множимое переписываются в триггеры 2 первого слоя, в регистр 5 .1 заносится результат умножения второго множимого на первые три разряда второго множителя, а в регистр 4.2 заносятся 13 разрядов второго множителя из регистра 4.1.

В регистр 3.1 заносится третье множимое, а в регистр 4 ° 1 — третий множитель.

В четвертом такте результат умножения в третьем слое и первое множимое переписываются в триггеры 2 третьего слоя, в регистр 5.3 заносятся разряды результата, полученные в ,предыдущих тактах работы устройства.

Результат умножения во втором слое и второе множимое заносится в триггеры второго слоя, в регистр 5.2 заносятся соответствующие разряды результата умножения вторых операндов, полученные в предыдущих тактах, а в регистр 4.3 — десять разрядов второго множителя из регистра 4,2 ° Разряды результата умножения н первом слое и третье множимое переписываются в триггеры 2 первого слоя. В регистр 5.1 заносятся полученные в предыдущем такте разряды результатов перемножения в первом слое и т.д.

В восьмом такте на регистр 5.7 заносится результат перемножения первых операндов. Далее на регистр 5.7 поступают результаты умножения через каждый такт, Формула изобретения

Конвейерное устройство для умножения шестнадцатиразрядных чисел, содержащее регистр множимого, регистр множителя и матрицу 16х16 ячеек, каждая ячейка содержит элемент И и сумматор, причем вход первого слагаемого сумматора является входом частичной суммы ячейки, вход второго слагаемого сумматора подключен к выходу элемента И, первый вход элемента И

1291910 является входом и выходом множимого ячейки, второй вход элемента И является входом и выходом множителя ячейки, выход суммы сумматора является выходом частичной суммы ячейки, вход 5 и выход переноса сумматора являются соответственно входом и выходом переноса ячейки, информационный вход регистра множимого является входной шиной множимого устройства, информационный вход регистра множителя является входной шиной множителя устройства, выход регистра результата является выходной шиной результата устройства, входы множимого первых деся- г5 ти ячеек первой строки матрицы подключены к выходам первых десяти разрядов регистра множимого, входы частичной суммы всех ячеек первой строки матрицы подключены к шине значения 20 логического нуля устройства, входы переноса всех ячеек первого столбца матрицы подключены к шине значения логического нуля устройства, входы множителя первых трех ячеек первого столбца матрицы подключены к выходам первых трех разрядов регистра множителя, выход частичной суммы i-й ячейки шестнадцатой строки матрицы (i=

=10,.11,...,16) подключен к (24+i)-му разряду информационного входа регистра результата, о т л и ч а ю щ е ес я тем, что, с целью увеличения производительности, в него введены пять дополнительных регистров множителя, шесть дополнительных регистров результата, дополнительный регистр множимого, первую группу из двадцати одного триггера, четыре группы по тридцать семь триггеров и шестую группу из семнадцати триггеров, причем выходы разрядов с одиннадцатого по шестнадцатый регистры множимого подключены к информационному входу дополнительного регистра множимого, входы множимого ячеек с одиннадцатой по шестнадцатую первой строки матрицы подключены к выходам разрядов соответственно с первого по шестой дополнительного регистра множимого, выходы разрядов с четвертого по шестнадцатый регистра множителя подключены к соответствующим разрядам информационного входа первого дополнительного регистра мн жителя, выходы первых трех разрядов первого дополнительного регистра множителя подключены к входам множителя соответственно четвертой, ггятогг и шестой ячеек первого столбца матрицы, выходы разрядов с четвертого по тринадцатый первого дополнительного регистра множителя подключены к соответствующим разрядам информационного входа второго дополнительного регистра множителя, выходы первых трех разрядов второго дополнительного регистра множителя подключен к входам множителя соответственно седьмой, восьмой и девятой ячеек первого столбца матрицы, выходы разрядов с четвертото по десятый второго дополнительного регистра множителя подключены к входам соответствующих разрядов третьего дополнительного регистра множителя, выходы первых трех разрядов третьего дополнительного регистра множителя подключены к входам множителя соответственно десятой, одиннадцатой и двенадцатой ячеек первого столбца матрицы, выходы разрядов с четвертого по седьмой третьего дополнительного регистра множителя подключены к входам соответствующих разрядов четвертого дополнительного регистра множителя, выходы первых трех разрядов четвертого дополнительного регистра множителя подключены к входам множителя соответственно тринадцатой, четырнадцатой и пятнадцатой ячеек первого столбца матрицы, выход четвер1 того разряда четвертого дополнительного регистра множителя подключен к информационному входу пятого дополнительного регистра множителя, выход пятого дополнительного регистра множителя подключен к входу множителя шестнадцатой ячейки первого столбца матрицы, выходы частичной суммы первых трех ячеек первого столбца матрицы подключены к входам соответствующих разрядов первого дополнительного регистра результата, выходы разрядов первого регистра результата подключены к входам первьм трех pasрядов второго дополнительного регистра результата, выходы частичной суммы ячеек с четвертой по шестую первого столбца матрицы подключены к входам разрядов соответственно с.четвертого по шестой второго дополнительного регистра результата,вьмоды разрядов второго дополнительного регистра результата подключены к входам соответственно первых шести разрядов третье1291970

20 го дополнительного регистра результата, выходы частичной суммы ячеек с седьмой по девятую первого столбца матрицы подключены соответственно к входам разрядов с седьмого по девя- 5 тый третьего дополнительного регистра результата, выходы разрядов третьего дополнительного регистра резуль-, тата подключены соответственно к входам первых девяти разрядов четвертого 0 дополнительного регистра результата, выходы частичной суммы ячеек с десятой по двенадцатую первого столбца матрицы подключены к входам разрядов соответственно с десятого по двенад15 цатый четвертого дополнительного регистра результата, вымоды разрядов четвертого дополнительного регистра результата подключены к входам разрядов соответственно с первого по двенадцатый пятого дополнительного регистра результата, выходы частичной суммы ячеек с тринадцатой по пятнадцатую первого столбца матрицы подключены к входам разрядов соот25 ветственно с тринадцатого по пятнадцатый пятого дополнитЕльного регистра результата, выходы разрядов пятого дополнительного регистра результата подключены к входам первых пятнадцати разрядов шестого дополнительного регистра результата, выходы частичных сумм ячеек с первой по девятую шестнадцатой строки матрицы подключены к входам разрядов соответственно с шестнадцатого по двадцать четвертый шестого дополнительного регистра результата, выходы разрядов шестого дополнительного регист40 ра результата подключены к входам соответственно первых двадцати четырех разрядов регистра результата, входы синхронизации всех регистров и триггеров устройства объединены между собой и являются входной шиной тактовых импульсов устройства, выход множителя и выход переноса j-йячейки (j=l, ° ° .,8) первой строки матрицы подключены соответственно к входу множителя и к входу переноса (j+1)-й

50 ячейки первой строки матрицы, выход множителя и выход переноса К-й ячейки (К=l,...,S) второй строки матрицы подключены соответственно к входам множителя и переноса (К+1)-й

55 ячейки второй строки матрицы, выход множителя и выход переноса f-й ячейки (f.=l,2) третьей строки матриць подключены соответственно к входу множителя и входу переноса (1+ 1)-й ячейки третьей строки матрицы, выходы множителя и переноса девятой ячейки первой строки матрицы, шестой ячейки второй строки матрицы и третьей ячейки третьей строки матрицы подключены соответственно к информационным входам первого, второго, восьмого, девятого, пятнадцатого и шестнадцатого триггеров первой группы, выходы множимого первых шести ячеек первой строки матрицы подключены к входам множимого соответствующих первых шести ячеек второй строки матрицы, выходы множимого первых трех ячеек второй строки матрицы подключены к входам множимого соответственно первых трех ячеек третьей строки матрицы, выходы множимого седьмой, восьмой и девятой ячеек первой строки матрицы, четвертой, пятой и шестой ячеек второй строки матрицы и первой, второй и третьей ячеек третьей строки матрицы поцключены соответственно к информационным входам седьмого, пятого, третьего, четырнадцатого, двенадцатого, десятого, двадцать первого, девятнадцатого и семнадцатого триггеров первой группы, выходы частичной суммы ячеек с второй по седьмую первой строки матрицы подключены к входам частичной суммы ячеек соответственно с первой по шестую второй строки матрицы, выходы частичной суммы ячеек с второй по четвертую второй строки матрицы подключены к входам частичной суммы ячеек соответственно с первой по третьнь второй строки матрицы, выходы частичной суммы восьмой и девятой ячеек первой строки матрицы, пятой и шестой ячеек второй строки матрицы и второй и третьей ячеек третьей строки матрицы подключены соответственно к информационным входам шестого, четвертого, тринадцатого, одиннадцатого, двадцатого и восемнадцатого триггеров первой rpуппы, входы множителя и переноса десятой ячейки первой строки матрицы, седьмой ячейки второй строки матрицы и четвертой ячейки третьей строки матрицы подключены соответственно к выходам первого, второго, восьмого, девятого, пятнадцатого и шестнадцатого триггеров первой группы, входы множимого седьмой, восьмой и девятой ячеек второй

1291970 строки матрицы, четвертой, пятой и шестой ячеек третьей строки матрицы, первой, второй и третьей ячеек четвертой строки матрицы подключены соответственно к выходам седьмого, пя- 5 того, третьего, четырнадцатого, двенадцатого, десятого, двадцать первого девятнадцатого и семнадцатого триггеров первой группы, входы частичных сумм седьмой и восьмой ячеек второй строки, четвертой и пятой ячеек третьей строки и первой и второй ячеек четвертой строки матрицы подключены к выходам соответственно ше15 стого, четвертого, тринадцатого, одиннадцатого, двадцатого и восемнадцатого триггеров первой группы, информационные входы первого, четвертого, одиннадцатого, восемнадцатого, двадцать пятого, тридцать второго триггеров а-й группы (а=2,...,5) подключены к выходам переноса соответственно шестнадцатой ячейки (3a5) -й строки матрицы, пятнадцатой ячей—

25 ки (3a-4)-й строки матрицы, двенадцатой ячейки (3a — 3)-й строки матрицы, девятой ячейки (3a-2)-й строки матрицы, и третьей ячейки 3а-й строки матрицы, информационные входы третьего, десятого, семнадцатого, двадцать четвертого и тридцать первого триггеров а-й группы подключены к выходам множителя соответственно пятнадцатой ячейки (3a-4)-й строки матрицы, двенадцатой ячейки (3a-3)-й строки, девятой ячейки (3a-2)-й строки матрицы, шестой ячейки (За-1)-й строки и третьей ячейки (За)-й строки матрицы, информационные входы второго, пятого, седьмого, девятого, двенадцатого,четырнадцатого,шестнадцатого,девятнадцатого,двадцать первого, двадцать третьего,двадцать шестого, двадцать восьмого, тридцатого, тридцать третьего, тридцать пятого и тридцать седьмого триггеров а-й группы подключены к выходам множимого соответственно шестнадцатой ячейки (3a-5)-й строки матрицы, пятнадцатой, четырнадцатой и тринадцатой ячеек (3a-4)-й строки

50 матрицы, двенадцатой, одиннадцатой и десятой ячеек (3a-3)-й строки матрицы, девятой, восьмой и седьмой ячеек (3a-2)-й строки матрицы, шестой, пятой и четвертой ячеек (3a-1)-й 55 строки матрицы, третьей, второй и первой ячеек За-й строки матрицы, информационные входы шестого, восьмого, тринадцатого, пятнадцатого, двадцатого, двадцать второго, двадцать седь— мого, двадцать девятого, тридцать четвертого и тридцать шестого триггеров а-й группы подключены к выходам частичных сумм соответственно пятнадцатой и четырнадцатой ячеек (3a-4)-й строки матрицы, двенадцатой и одиннадцатой ячеек (3a-3)-й строки матрицы, девятой и восьмой ячеек (3a2)-й строки матрицы, шестой и пятой ячеек (За-1)-й строки матрицы, третьей и второй ячеек 3а-й строки матрицыр выходы первого, шестого, восьмого, тринадцатого, пятнадцатого, двадцатого, двадцать второго, двадцать седьмого, двадцать дЕвятого, тридцать четвертого и тридцать шестого триггеров а-й группы подключены к входам частичных сумм соотйетственно шестнадцатой ячейки (За-4)-й строки матрицы, четырнадцатой и тринадцатой ячеек (3a — 3)-й строки матрицы, одиннадцатой и десятой ячеек (За-2)-й строки матрицы, восьмой и седьмой ячеек (3a-1)-й строки матрицы, пятой и четвертой ячеек (За)-й строки и второй и первой ячеек (3a+1)-й строки матриць2, выходы второго, пятого, седьмого, девятого, двенадцатого, четырнадцатого., шестнадцатого, девятнадцатого, двадцать первого, двадцать третьего, двадцать шестого,двадцать восьмого, тридцатого, тридцать третьего, тридцать пятого и тридцать седьмого триггеров а-й группы подключены к входам множимого соответственно шестнадцатой ячейки (За-4)-й строки матрицы, пятнадцатой, четырнадцатой и тринадцатой ячеек (За-3)-й строки матрицы, двенадцатой, одиннадцатой и десятой ячеек (За-2)-й строки матрицы, девятой, восьмой и седьмой ячеек (За-1)-й строки матрицы, шестой, пятой и четвертой ячеек (За)-й строки матрицы и третьей,второй и первой ячеек (За+1)-й строки матрицы, выходы третьего десятого, семнадцатого, двадцать четвертого и тридцать первого триггеров а-й группы подключены к входам множителя соответственно шестнадцатой ячейки ,(3a-4)-й строки матрицы, тринадцатой ячейки (3a-3)-й строки матрицы, десятой ячейки (За-2)-й строки, седьмой ячейки (3a-1)-й строки матрицы и четвертой ячейки 3а-й строки матрицы, выходы четвертого, одиннадцатого, во1291970

1п семнадцатого, двадцать пятого и тридцать второго триггеров а-й группы подключены к входам переносов соответственно шестнадцатой ячейки (3a-4)-й строки матрицы, тринадцатой 5 ячейки (За-3)-й строки матрицы, десятой ячейки (3a-2)-й строки, седьмой ячейки (За-1)-й строки матрицы и четвертой ячейки 3а-й строки матрицы, выход переноса шестнадцатой ячейки (ЗЪ-1)-й строки (b=1,2,3) подключен к входу частичной суммы шестнадцатой ячейки Çb-й строки матрицы, выход частичной суммы шестнадцатой ячейки (ЗЬ-1)-й строки матрицы подключен к входу частичной суммы пятнадцатой ячейки Çb-й строки матрицы, выход множимого шестнадцатой ячейки (3b-1)-й строки матрицы подключен к входу множимого шестнадцатой ячейки

ЗЪ-й строки матрицы, выходы множителя и переноса тринадцатой, четыриадцатой и пятнадцатой ячеек ЗЬ-й строки матрицы подключены к входам множителя и переноса соответственно четыр25 надцатой, пятнадцатой и шестнадцатой ячеек Çb-й строки матрицы, выход переноса шестнадцатой ячейки Çb-й строки матрицы подключен к входу частичной суммы шестнадцатой ячейки (Çb+

+1)-й строки матрицы, выходы частичной суммы тринадцатой, четырнадцатой, пятнадцатой и шестнадцатой ячеек

3b-й строки матрицы подключены к входам частичной суммы соответственно двенадцатой, тринадцатой, четырнадцатой и пятнадцатой ячеек (Çb+1)-й строки матрицы, выходы множимого тринадцатой, четырнадцатой, пятнадцатой и шестнадцатой ячеек Çb-й строки мат40 рицы подключены к входам множимого соответственно тринадцатой,четырнадцатой>пятнадцатой и шестнадцатой ячеек (ЗЬ+1) -й строки матрицы, выходы множителя и переноса С-й (C=10, 11,..., I 5) ячей- 45 ки (Çb+1)-й строки матрицы,подключены к входам множителя и переноса (С+

+i)-й ячейки (ЗЬ+1)-й строки матрицы, выход частичной суммы d-й ячейки (d=10,..., 16) (Çb+1) -й строки матрицы 0 подключен к входу частичной суммы (d-1)-й ячейки (ЗЬ+2)-й строки матрицы,выход множимого С-й ячейки (ЗЬ+1)-й строки матрицы подключен к входу множимого С-й ячейки (Çb+2)-й строки матрицы, выходы множителя и переноса е-й (е=7,...,14) ячейки (ЗЬ+2)-й строки матрицы подключены к входам множите,ля и переноса (е+1) -й ячейки (ЗЬ+2) -й строки матрицы> выход частичной суммы (d-3)-й ячейки (ЗЬ+2)-й строки матрицы подключен к входу частичной суммы (d-4) -й ячейки (Çb+3) -й строки матрицы, выход множимого (С-3) -й ячейки (Çb+2) — и строки матрицы подключен к входу множимого (С-Ç) -й ячейки (Çb+3) — и строки матрицы, выходы множителя и переноса (е-3)-й ячейки (ЗЬ+3)-й строки матрицы подключены к входам множителя и переноса (е-2) -й ячейки (ЗЬ+3) -й строки матрицы, выход частичной суммы (d-б)-й ячейки (ЗЬ+3) -й строки матрицы подключен к входу частичной суммы (d-7)-й ячейки (ЗЬ+4) -й строки матрицы, выход множимого (С-б)-й ячейки (3b+3)-й строки матрицы подключен к входу множимого (С-6)-й ячейки (ЗЬ+4)-й строки матрицы, выходы множителя и переноса (е-6)-й ячейки (3b+4)-й строки матрицы подключены к входам множителя и переноса (е-5)-й ячейки (Çb+4)-й строки матрицы, выход множимого (С-9)-й ячейки (ЗЬ+

+4)-й строки подключен к входу множимого (С-9)-й ячейки (ЗЬ+5)-й строки матрицы, выход частичной суммы

К-й (a=2,...,7) ячейки (ЗЬ+4)-й строки подключен к входу частичной суммы (f-1)-й ячейки (Çb+5)-й строки матрицы, выходы множителя и переноса

g-й (g=1,...,5) ячейки (ЗЪ+5)-й строки матрицы подключены к входам множителя и переноса (g+1) é ячейки (ЗЬ+5)-й строки матрицы, выходы частичной суммы второй, третьей и четвертой ячеек (Çb+5)-й строки матрицы подключены к входу частичной суммы соответственно первой, второй и третьей ячеек (3b+6)-й строки матрицы, выходы множимого первой, второй и третьей ячеек (Çb+5)-й строки матрицы подключены к входам множимого соответственно первой, второй и третьей ячеек (ЗЬ+6) -й матрицы, выходы множителя и переноса С-й ячейки первой строки матрицы подключены к входам множителя и переноса (С+1)-й ячейки (Çb+

+1)-й строки матрицы, выход частичной суммы d-й ячейки первой строки матрицы подключен.к входу частичной суммы (й-i)-й ячейки второй строки мат,рицы, .выход множимого С-й ячейки первой строки матрицы подключен к входу множимого С-й ячейки второй строки

1291970

35

55 матрицы, выход переноса е-й ячейки второй строки матрицы подключен к входу переноса (е+1)-й ячейки второй строки матрицы, выход множителя е-й ячейки второй строки матрицы под- 5 ключен к входу множителя (е+1)-й ячейки второй строки матрицы, выход частичной суммы (d-3)-й ячейки второй строки матрицы подключен к входу частичной суммы (d-4)-й ячейки третьей строки матрицы, выход множимого (С-3)-й ячейки второй строки матрицы подключен к входу множимого (С-3)-й ячейки третьей строки матрицы, выходы множителя и переноса (е-3)-й

15 ячейки третьей строки матрицы подключены к входам множителя и переноса (е-2)-й ячейки третьей строки матрицы, выход частичной суммы (d-6)-й ячейки третьей строки матрицы подключен к входу частичной суммы (d-7)-й ячейки четвертой строки матрицы, выход множимого (С-6)-й ячейки третьей строки матрицы подключен к входу множимого (С-6)-й ячейки четвертой строки матрицы, выходы множителя и переноса (е-6)-й ячейки четвертой строки матрицы подключен к входам множителя и переноса (е-5)-й

30 ячейки четвертой строки матрицы, выход множимого (С-9)-й ячейки четвертой строки матрицы подключен к входу множимого (С-9)-й ячейки пятой строки матрицы, выход частичной суммы f-й ячейки четвертой строки подключен к входу частичной суммы (f-1)-й ячейки пятой строки матрицы, выходы множителя и переноса

g-й ячейки пятой строки подключены к входам множителя и переноса (g+

+1)-й ячейки пятой строки матрицы, выходы частичной суммы второй, третьей и четвертой ячеек пятой строки. матрицы подключен к входам частич45 ной суммы соответственно первой, второй и третьей ячеек шестой строки матрицы, выходы множимого первой, второй и третьей ячеек пятой строки матрицы подключены к входам множимого соответственно первой, второй и

50 третьей ячеек шестой строки матрицы, выход переноса шестнадцатой ячейки одиннадцатой строки матрицы подключен к входу частичной суммы шестнадцатой ячейки двенадцатой строки матрицы, выход частичной суммы шестнадцатой ячейки одиннадцатой строки матрицы подключен к входу частичной суммы пятнадцатой ячейки двенадцатой строки матрицы, выход множимого шестнадцатой ячейки одиннадцатой строки матрицы подключен к входу множимого шестнадцатой ячейки двенадцатой строки матрицы, выходы множителя и переноса тринадцатой, четырнадцатой и пятнадцатой ячеек двенадцатой строки матрицы подключены к входам множителя и переноса соответственно четырнадцатой, пятнадцатой и шестнадцатой ячеек двенадцатой строки матрицы, выход переноса шестнадцатой ячейки двенадцатой строки матрицы подключен к входу частичной суммы шестнадцатой ячейки тринадцатой строки матрицы, выходы частичной суммы тринадцатой, четырнадцатой, пятнадцатой и шестнадцатой ячеек двенадцатой строки матрицы подключены к входам частичной суммы соответственно двенадцатой, тринадцатой, .четыр-. надцатой и пятнадцатой ячеек, тринадцатой строки матрицы, выходы множимого тринадцатой, четырнадцатой, пятнадцатой и шестнадцатой ячеек двенадцатой строки матрицы подклю чены к входам множимого соответственно тринадцатой, четырнадцатой, пятнадцатой и шестнадцатой ячеек тринадцатой строки матрицы, выходы множителя и переноса С-й ячейки тринадцатой строки матрицы подключены к входам множителя и переноса (С+1)-й ячейки тринадцатой строки матрицы, выход частичной суммы d-й ячейки тринадцатой строки подключен к входу частичной суммы (d-1)-й ячейки четырнадцатой строки матрицы, выход множимого С-й ячейки тринадцатой строки матрицы подключен к входу множимого

С-й ячейки четырнадцатой строки матрицы, выходы множителя и переноса е-й ячейки четырнадцатой строки матрицы подключены к входам множителя и переноса (е+1)-й ячейки четырнадцатой строки матрицы, выход частичнои суммы (d-3)-й ячейки четырнадцатой строки Матрицы подключен к входу частичной суммы (d-4)-й ячейки пятнадцатой строки матрицы, выход множимого (е-3)-й ячейки четырнадцатой строки матрицы подключен к входу множимого (С-3)-й ячейки пятнадцатой строки матрицы, выходы множителя и переноса (е"3)-й ячейки пятнадцатой строки матрицы подключены к входам множителя и переноса (е-2)-й ячейки пятнад1291970 цатой строки матрицы, выход частичной суммы (d-6)-й ячейки пятнадцатой строки матрицы подключен к входу частичной суммы (d-7)-й ячейки шестнадцатой строки матрицы, выход мно- 5 ,жимого (С-6)-й ячейки пятнадцатой строки матрицы подключен к входу множимого (С-6)-й ячейки шестнадцатой строки матрицы, выходы множителя и переноса (е-6)-й ячейки шестнадцатой строки матрицы подключены к входам множителя и переноса (е-5)-й ячейки шестнадцатой строки матрицы, выход переноса шестнадцатой ячейки четырнадцатой строки матрицы подключен к входу частичной суммы пятнадцатой ячейки пятнадцатой строки матрицы, выход множимого шестнадцатой ячейки четырнадцатой строки матрицы подключен к входу множимого шестнадцатой ячейки пятнадцатой строки матрицы, выходы множителя и переноса тринадцатой, четырнадцатой и пятнадцатой ячеек пятнадцатой строки матрицы подключены к входам множителя и переноса соответственно четырнадцатой, пятнадцатой и шестнадцатой ячеек пятнадцатой строки матрицы, выход переноса шестнадцатой ячейки пятнадцатой строки матрицы подключен к входу частичной суммы шестнадцатой ячейки шестнадцатой строки матрицы, выходы частичной суммы тринадцатой, четырнадцатой, пят35 надцатой и шестнадцатой ячеек пятнадцатой строки матрицы подключены к входам частичной суммы соответственно двенадцатой, тринадцатой, четырнадцатой и пятнадцатой ячеек шестнадцатой строки матрицы, выходы множимого тринадцатой, четырнадцатой, пятнадцатой и шестнадцатой ячеек пятнадцатой строки матрицы подключены к входам множимого соответственно тринадцатой, четырнадцатой, пятнадцатой и шестнадцатой ячеек шестнадцатой строки матрицы, выходы множителя и переноса С-й ячейки шестнадцатой строки матрицы подключены к вхо— дам множителя и переноса (С+1)-й ячейки шестнадцатой строки матрицы, выходы переносов шестнадцатой ячейки тринадцатой строки матрицы, пятнадцатой ячейки четырнадцатой строки матрицы, двенадцатой ячейки четырнадцатой строки матрицы и девятой ячейки шестнадцатой строки матрицы подключены к информационным входам соответстненно первого, четвертого, одиннадцатого и восемнадцатого триггеров шестой группы, выходы множимого шестнадцатой ячейки тринадцатой строки матрицы, пятнадцатой, четырнадцатой и тринадцатой ячеек четырнадцатой строки матрицы, двенадцатой, одиннадцатой и десятой ячеек пятнадцатой строки матрицы подключены к информационным входам соответственно второго, пятого, седьмого, девятого, двенадцатого, четырнадцатого и шестнадцатого триггеров шестой группы, выходы множителя пятнадцатой ячейки четырнадцатой строки матрицы, двенадцатой ячейки пятнадцатой строки матрицы и девятой ячейки шестнадцатой строки матрицы подключены к информационным входам соответственно третьего, десятого и семнадцатого триггеров шестой группы, выходы частичной суммы пятнадцатой и четырнадцатой ячеек четырнадцатой строки матрицы, двенадцатой и одиннадцатой ячеек пятнадцатой строки матрицы подключены к информационным входам соответственно шестого, восьмого, тринадцатого и пятнадца- того триггеров шестой группы, входы частичняй суммы шестнадцатой ячейки четырнадцатой строки матрицы, четырнадцатой и тринадцатой ячеек пятнадцатой строки матрицы, одиннадцатой и десятой ячеек шестнадцатой строки матрицы подключены к выходам соответственно первого, шестого,восьмого„ тринадцатого и пятнадцатого триггеров шестой группы, входы множимого шестнадцатой ячейки четырнадцатой строки матрицы, пятнадцатой, четырнадцатой и тринадцатой ячеек пятнадцатой строки матрицы, двенадцатой, одиннадцатой и десятой ячеек шестнадцатой строки матрицы подключены соответственно к выходам второго, пятого, седьмого, девятого, двенадцатого, четырнадцатого и шестнадцатого триггеров шестой группы, входы множителя шестнадцатой ячейки четырнадцатой строки матрицы, тринадцатой ячейки пятнадцатой строки матрицы и десятой ячейки шестнадцатой строки матрицы подключены к выходам соответственно третьего, десятого и семнадцатого триггеров шестой группы, входы переносов шестнадцатой ячейки четырнадцатой строки. матрицы, тринадцатой ячейки пятнадцатой строки матрицы и десятой ячей1291970 1б ки шестнадцатой строки матрицы под- . вертого, одиннадцатого и Восемнадцаключены к выходам соответственно чет- того триггеров шестой группы.

В б

A. 3.1

Рг. 5.2 ееее1

° ° ° ° « ° °

«е, 4

° ° ° ° ° е ° ° ° ° ° еее

° е ° ° ° °

fthm«

° ° ° °

44+ 4

° ° ° °

° 4 ° ° ° ° ° ° е

+ФФе ееее1

° ° ° ° ° ° ° ° ° 4 е е 4Д °. ° 4 ° ° ° ° ° ° ° е

° ° ° ееее.Ьд, 64 ° ° t4444 ° ° ° 1

ФФ+е 4+++ е ° Е ° ° 4 ° °

° ° ° е ° ° е

Р..

° ° ° ° ° ° ° о к ° ° ° ° ° °

4„ ебе

° ° 4 Еf4 ° ° ° ° ° ° 4 ° ° е

Ф е+е аку "

Фиг. 7. Фиг 2

Составитель С. Силаев

Техред В.Кадар

Корректор Н. Король

Редактор Н. Рогулич

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

6-ю у 1 ° °

7"

4 ° ° °

444+«

° ° ° ° ° ° 14

Ф «4

° 14 ° ° ° ° ° е беее

° ° ° 424 ° Е ° ° °

ФФФФФ 4 ° ° ° ° ° ° фе ° ° ° ееееу г

° ° ° ° ее °

Заказ 265/47 Тираж 673

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб. ° д. 4/5

6 1г-95

6 Рг. б б

Конвейерное устройство для умножения шестнадцатиразрядных чисел Конвейерное устройство для умножения шестнадцатиразрядных чисел Конвейерное устройство для умножения шестнадцатиразрядных чисел Конвейерное устройство для умножения шестнадцатиразрядных чисел Конвейерное устройство для умножения шестнадцатиразрядных чисел Конвейерное устройство для умножения шестнадцатиразрядных чисел Конвейерное устройство для умножения шестнадцатиразрядных чисел Конвейерное устройство для умножения шестнадцатиразрядных чисел Конвейерное устройство для умножения шестнадцатиразрядных чисел 

 

Похожие патенты:

Изобретение относится к области вычислительной техники, может быть использовано при построении многоканальных систем умножения с одним об1дим входным частотньм сигналом и позволяет повысить точность и упрощает многоканальные устройства умножения, когда имеется один общий частотный сигнал, который необходимо умножить на несколько кодовых сигналов, на выходе которых получается частота

Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах универсальных и специализированных вычислителей, обрабатываю щих двоично-десятичную информацию

Изобретение относится к вычислительной технике, в частности к быстродействующим ЭВМ

Изобретение относится к области вычислительной техники и может ислользоваться при построении специализированных и универсальных ЦВМ

Изобретение относится к вычислительной технике, а именно к множительноделительным устройствам ЭВМ, и может быть использовано для построения быстродействующих специализированных вычислительных устройств, а также при разработке быстродействующих устройств деления, удобных для изготовления в составе больщих интегральных схем ((БИС)

Изобретение относится к области вычислительной техники, в частности к электронным цифровым вычислительным машинам

Изобретение относится к цифровой вычислительной технике и может найти йрименение в высокопроизводительных вычислительных машинах и системах

Изобретение относится к вычислительной технике и может быть применено для вьшолнения операции деления чисел

Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах быстродействующих ЭЦВМ

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх