Конвейерное устройство для деления итерационного типа

 

Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах быстродействующих ЭЦВМ. Целью изобретения является увеличение точности. Поставленная цель достигается тем, что устройство, содержащее регистры данных, делителя и резуль : тата, два блока формирования дополнительного кода, три блока умножения, шифратор первой итерации, четыре блока формирования и суммирования кратных , содержит шифратор второй итерации с соответствзтощими связями. 4 ил. ю 00

цц g С 06 Г 7/52 госуд@ ствснный номитет ссср по дяллы ивов етений и отн1 тий (2i) 3967992/24-24 (22) 19.08.85 (46) 30.12.86. Бюл. Р 48 (72) Ю.С.Варакин и Т.А.Попов (53) 681.325(088.8) (56) Авторское свидетельство СССР

В 602944, кл. G 06 F 7/52, 1976.

Авторское свидетельство СССР

Р 117932i кл. G Об F 7/52, 1984...Я0„„1280613 А I (54) КОНВЕЙЕРНОЕ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ИТЕРАЦИОННОГО ТИПА (57) Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах быстродействующих ЗЦВИ.

Целью изобретения является увеличение точности. Поставленная цель достигается тем, что устройство, содержащее регистры данных, делителя и резуль -. тата, два блока формирования дополнительного кода, три блока умножения, шифратор первой итерации, четыре блока формирования и суммирования кратных, содержит шифратор второй итерации с соответствующими связями. 4 ил.

1280613

Изобретение относится к автоматике и вычислительной технике .и предназначено для использования в цифровых арифметических устройствах.

Целью изобретения является увеличение точности.

На фиг.1 представлена схема конвейерного устройства для деления итерационного типа; на фиг.2 — схема шифратора второй итерации; на фиг.3 - 10 схема блока формирования и суммирования кратных; на фиг.4 — схема сумматора с сохранением переносов, Конвейерное устройство для деления итерационного типа (фиг.1) содержит регистр 1 делителя, регистр 2 делимого, шифратор 3 первой итерации, блоки 4 и 5 формирования и суммирования кратных, шифратор 6 второй итерации, блоки 7 и 8 формирования и 20 суммирования кратных, блоки 9 и 10 формирования дополнительного кода, блоки 11, 12 и 13 умножения, регистр

14 результата.

Шифратор 6 второй итерации (фиг.2) 25 содержит элементы И 15-25 и элементы

И-ИЛИ 26-45.

Блок формирования и суммирования кратных (фиг.3) содержит коммутаторы

46-50 кратных, сумматор 51 с сохра- 30 нением переносов, сумматор 52 с распространением переносов, информационный вход 53, управляющий вход 54 и выход 55 блока формирования и суммирования кратных. 35

Сумматор с сохранением переносов

{фиг.4) содержит полусумматоры 56.

Коммутаторы 46-50 кратных, блоки

4 и 5 формирования и суммирования кратных и шифратор 3 первой итерации д0 реализованы аналогично прототипу.

Блоки 7 и 8 формирования и суммирования кратных реализонаны согласно фиг. 3 и 4.

На входы сумматора с сохранением 45 переносов (фиг.4) поступают выходы пяти коммутаторов кратных, обозна.ченные как 1i, 2i, Çi, 4i, 5i (i=0-15), выход первого (второго) блока формирования и суммирования кратных 6i 50 (i=1 15) и сигналы ПП (i=1-5) прямой и инверсной фаз.

Конвейерное устройство для деления итерационного типа работает следующим образом.

На регистры 1 и 2 заносятся соответственно делитель и делимое, Шесть старших разрядов делителя поступают на шиФратор 3, формирующий управляющие сигналы для первого и второго блоков 4 и 5 формирования и суммирования кратного, в которых формируется результат первой итерации преобразования делителя и делимого (ДТ1, ДМ1). В результате первой итерации в старших разрядах ДТ1 будет шесть единиц (или шесть нулей) °

Девять старших разрядов ДТ1 с т шестого по четырнадцатый поступают в шифратор 6 второй итерации, где формируются сигналы, управляющие формированием кратных для получения . результата второй итерации преобразования ДТ1 и HAMI

При помоп и управляющих сигналов

СД ., HCgi, ПП - (с-1-4) н коммутаторах 46-49 блока 7 формируются соответственно первое, второе, третье и четвертое кратное ДТ1 числа, а в коммутаторах 46-49 блока 8 — соответственно первое, второе, третье и четвертое кратное ДМ1 числа. При помощи упранляющих сигпалон НСД5 и

ПП5 в коммутаторах 50 блоков 7 и 8 соответственно формируется пятое кратное ДТ1 и ДМ1 число, Коммутаторы

46-50 кратного выполняют при сигналах IIIIi ППт., НСДАП, Cgi на управляющих входах передачу информации с информационного входа .;а выход соответственно прямо, инверсно, без сдвига и со сдвигом на один разряд. Сформированные пять кратных ДТ1 числа и само ДТ1 суммируются н дополнительном коде на сумлаторе 51 с сохранением переноса блока 7, -при этом сигналы ПП для первых пяти кратных выполняют роль единицы дополнительного кода. Аналогично суммируются кратные

ДМ1 и само ДМ1 в блоке 8.

После сложения результатов с сумматоров 51 с сохранением переносов ., на сумматорах 5? с распространением переносов блоков 7 и 8 образуются результаты второй итерации деления (ДТ2, ДМ2). В результате нторой итерации в старших разрядах ДТ2 будет тринадцать единиц {или тринадцать нулей).

В третьей итерации в блоке 9 формирования дополнительного кода от

27 старших разрядов ДТ2 формируется дополнительный код, на который в блоках 11 и 12 умножаются ДТ2 и ДМ2, н результате чего образуются новые значения ДТЗ и ДМЗ, причем ДТЗ будет

1280613

55 содержать после первого разряда 26 нулей или единиц.

В четвертой итерации в блоке 10 формирования дополнительного кода формируется дополнительный код от

53 старших разрядов, на который в

1 блоке 13 умножается ДМЗ, и результат умножения записывается в регистр 14 результата. ДТЗ при этом на дополнительный код не умножается, так как результат умножения заранее изместен и примет значение, равное единице, в пределах разрядной сетки, равной

52 двоичным разрядам (без знакового разряда).

Формула изобретения

Конвейерное устройство для деления итерационного типа, содержащее регистры делимого, делителя и результата, два блока формирования дополнительного кода, три блока умно, жения, шифратор первой итерации и четыре блока формирования и суммирования кратных, причем первый вход первого блока умножения соединен с входом первого блока формирования дополнительного кода, выход которого соединен с первым Чходом второго блока умножения и вторым входом первого блока умножения, выход которого соединен с входом второго блока формирования дополнительного кода, выход которого соединен с первым входом третьего блока умножения, выход и второй вход которого соединены .соответственно с входом регистра результата и выходом второго блока умножения, старшие разряды выхода регистра делителя соединены соответственно с разрядами входа шифратора первой итерации, выходы которого соединены с соответствующими управляющими входами первого и второго блоков формирования и суммирования кратных, информационные входы которых соединены соответственно с выходами регистров делителя и делимого, выходы первого и второго блоков формирования и суммирования кратных соединены соответственно с информационными входами третьего и четвертого блоков формирования и суммирования кратных, выходЬ! которых соединены соответственно с первым входом первого блока умножения и с вторым входом второго блока умножения, о т л и ч а ю щ е е с я тем, что, с целью увеличения 5

f5

40 точности, оно содержит шифратор второй итерации, содержащий одиннадцать элементов И и двадцать элементов

И-ИЛИ, причем выходы старших разрядов с шестого по четырнадцатый, кроме знакового, первого блока формирования и суммирования кратных соединены соответственно с входами элементов И с первого по девятый шифратора второй итерации, выходы первого, второго элементов И-ИЛИ, инверсный и прямой выходы первого элемента

И-ИЛИ, выходы четвертого и пятого элементов И-ИЛИ, инверсный и прямой выходы шестого элемента И-ИЛИ, выходы седьмого и восьмого элементов

И-ИЛИ, инверсный и прямой выходы четвертого элемента И, выходы девятого и десятого элементов И-ИЛИ, инверсный и прямой выходы второго элемента И, прямой выход одиннадцатого элемента И-ИЛИ, инверсный и прямой выходы первого элемента И шифратора второй итерации соединены с соответствующими управляющими входами третьего и четвертого блоков формирования и суммирования кратных, причем в шифраторе второй итерации первый и второй входы первой и второй групп первого элемента И-ИЛИ соединены соответственно с инверсным выходом девятого элемента И, с прямым выходом одиннадцатого элемента И-ИЛИ, с прямым выходом девятого элемента И и с инверсным выходом одиннадцатого элемента И-ИЛИ, первый, второй и третий входы первой, второй и третьей групп второго элемента И-ИЛИ соединены соответственно с прямым выходом восьмого элемента И, с инверсным выходом девятого элемента И, с инверсным выходом одиннадцатого элемента И-ИЛИ, с прямым выходом восьмого элемента

И, с прямым выходом, девятого элемента И, с прямым выходом двенадцатого элемента И-ИЛИ, с инверсным выходом восьмого элемента И, с прямым выходом девятого элемента И и с прямым выходом тринадцатого элемента И-ИЛИ, первый и второй входы первой и второй групп третьего элемента И-ИЛИ соединены соответственно с прямым выходом восьмого элемента И, с инверсным выходом двенадцатого элемента И-ИЛИ, с инверсным выходом восьмого элемента

И и с прямым выходом двенадцатого элемента И-ИЛИ, первый и второй входы первой, второй и третьей групп четвертого элемента И-ШИ соедннены

1280б13

5 соответственно с прямым выходом четырнадцатого элемента И-ИЛИ, с инверсным выходом одиннадцатого элемента И-ИЛИ, с прямым выходом седьмого элемента И, с прямым выходом двенадцатого элемента И-ИЛИ, с ин5 версным выходом четырнадцатого элемента И-ИЛИ и с прямым выходом тринадцатого элемента И-ИЛИ, первый и второй входы первой группы и первый, О второй и третий входы второй и треть" ей групп пятого элемента И-ИЛИ соединены соответственно с выходом пятнадцатого элемента И-ИЛИ, с инверсным .выходом одиннадцатого элемента И-ИЛИ, 15 с прямым выходом шестого элемента И, с прямым выходом двенадцатого элемента И-ИЛИ, с инверсным выходом сдьмого элемента И, с прямым выходом . шестого элемента И, с прямым выходом четырнадцатого элемента И--ИЛИ и с прямым выходом тринадцатого элемента

И-ИЛИ, первый и второй входы .первой и второй групп шестого элемента.И-ИЛИ соединены соответственно с прямым 25 выходом шестого элемента И, с инверсным .выходом тринадцатого элемента И-ИЛИ, с инверсным выходом шестнадцатого элемента И-ИЛИ и с прямым выходом тринадцатого элемента И-ИЛИ, первый и второй входы первой и второй групп седьмого элемента И-ИПИ соединены соответственно с выходом семнадцатого элемента И-ИЛИ, с инверсным выходом тринадцатого элемента И-ИЛИ, с выходом восемнадцатого элемента И-ИЛИ и с прямым выходом тринадцатого элемента И-ИЛИ, первый и второй входы первой и второй групп восьмого элемента И-ИЛИ соединены соответственно с выходом девятнадцатога элемента И-ИЛИ, с инверсным выходом тринадцатого элемента И-ИЛИ, с выходом двадцатого элемента И-ИЛИ и с прямым выходом тринадцатого элемента И-ИЛИ, первый и второй входы первой и вт 1р и групп девятого элемента И-ИЛИ соединены соответственно с прямым выходом третьего, с инверсным выходом четвертого, с инверсным выходом третьего и с прямым выходом 50 четвертого элемента И, первый, второй и третий входы первой и второй групп десятого элемента И-ИЛИ соединены соответственно с инверсным выходом второго, с прямым выходом 55 третьего, с прямым выходом четвертого, с прямым выходом второго, с инверсным выходом третьего и с инверсным выходом четвертого элементов

И, первый и второй входы первой и второй групп одиннадцатого элемента

И-ИЛИ соединены соответственно с прямым выходом второго, с инверсным выходом первого, с инверсным выходом второго и с прямым выходом первого элементов И, первый и второй входы первой группы и первый, второй и третий входы второй группы двенадцатого элемента И-ИЛИ соединены соответственно с выходом десятого, с инверсным выходом третьего, с инверсным выходом второго, с прямым выходом третьего и с прямым выходом первого элементов И, первый, второй и третий входы первой группы и первый и второй входы второй группы тринадцатого элемента И-ИЛИ соединены соответственно с прямым выходом первого с инверсным выходом второго, с инверсным и прямым выходами третьего и с выходом десятого элементов И, первый и второй входы первой и второй групп четырнадцатого элемента

И-ИЛИ соединены соответственно с прямым выходом седьмого, с инверсным выходом восьмого, с инверсным выходом седьмого и с прямым выходом восьмого элементов И, первый, второй и третий входы первой и второй групп пятнадцатого элемента И-ИЛИ соединены соответственно с прямым выходом шес-: того, с инверсным выходом седьмого,. с инверсным и прямым выходами восьмого, с прямым выходом седьмого и с инверсным выходом шестого элементов

И, первый и второй входы первой и второй групп шестнадцатого элемента

И-ИЛИ соединены соответственно с инверсным выходом шестого, с прямым выходом седьмого, с прямым выходом шестого и с инверсным выходом седьмого элементов И, первый и второй входы первой и второй групп семнадцатога элемента И-ИЛИ соединены соответственно с прямым выходом пятога, с инверсным выходом шестого, с инверсным выходом пятого и с прямым выходом шестого элементов И, первый и второй входы первой и второй групп восемнадцатого элемента И-ИЛИ соединены соответственно с инверсным вы-. ходам пятого, с прямым выходом одиннадцатого, с прямым выходом пятого и с инверсным выходом одиннадцатого элементов И, первый, второй и третий входы первой и второй групп девятнадцатого элемента И-ИЛИ соединены соответственно с инверсным выходом шестого, с прямым выходом четвертого, с инверсным выходом пятого, с прямым выходом пятого и с прямым выходом шестого элементов И, первый, второй и третий входы первой и второй групп двадцатого элемента И-ИЛИ соединены 5 соответственно с инверсным выходом одиннадцатого, с прямым выходом че;— вертого, с инверсными выходами пя того и четвертого, с прямыми выходами пятого и одиннадцатого элементов

И, инверсный выход первого элемента

И и прямой выход второго элемента И соединены соответственно с первым и вторым входами десятого элемента И, прямые выходы шестого и седьмого эл ментов И соединены соответственно с первым и вторым входами одиннадцатого элемента И.

1280б13

O FP В N SOP @ È

-ПЛ пп

441

- ПЛ2

nnz

ИД си

-ЛЛ3

ЛЛ3 нщ

Jtfg

-пя пп

Р2 2 3

1280613 а ь

4 ь

Составитель А,Клюев

Редактор А.Лежнина Техред Л.Олейник Корректор М Максимишинец

Заказ 7067/54 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.

4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4