Устройство микропрограммного управления

 

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных вычислительных системах. Целью изобретения является повышение быстродействия . Устройство содержит блок 1 постоянной памяти, блок 2 оперативной памяти, регистр 3 микрокоманд два счетчика 4, 5 адреса, дешифратор 6, три мультиплексора 7-9, сумматор 10, триггер 11, пять элементов И 12-16, два элемента ИЛИ 17, 18-, элемент И-НЕ 19. Цель достигается за счет по- .вышения скорости записи требуемых микрокоманд в оперативную память. 3 ил. фиг. 2

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) SU(ii>

А1 (5ц 4 G 06 F 9/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ, 3З

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .. «

Фиг. 2

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (2!) 3913906/24-24 (22) 20.06.85 (46) 28.02.87. Бюл. h- 8 (72) В.А.Торгашев, А.Д.Гвинепадэе, B.Â.ÈèðoHoâ, А.В.Иыскин и А.П.Чугунов (53) 681.32(088.8) (56) Авторское свидетельство СССР

В 935960, кл. С 06 F 9/22, 1980.

Авторское свидетельство СССР

Ф 955059, кл. G 06 F 9/22, 1980. (54) УСТРОЙСТВО ИИКРОПРОГРАММНОГО

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных вычислительных системах. Целью изобретения является повышение быстродействия. Устройство содержит блок 1 постоянной памяти, блок 2 оперативной памяти, регистр 3 микрокоманд, два счетчика 4, 5 адреса, дешифратор 6, три мультиплексора 7-9, сумматор 10, триггер 11, пять элементов И 12-16, два элемента ИЛИ 17, 18-, элемент

И-НЕ 19. Цель достигается эа счет по,вышения скорости записи требуемых микрокоманд в оперативную память.

3 ил.

1 12937

Изобретение относится к вычислительной технике, может быть исполь""îâàHî в высокопроизводительных вычислительных системах и наиболее эффективно в системах с автоматически перестраиваемой, динамической архитектурой.

Цель изобретения — повышение быстродействия.

На фиг.1 представлена функциональ- 10 ная схема устройства микропрограммного управления; на фиг.2 — временная диаграмма тактовых сигналов, поступающих на синхровходы блоков устройства, реализованного, например, на элементах серии 500; на фиг.3о.и & алгоритм работы предлагаемого устрой— ства.

Устройство содержит блок 1 постоянной памяти, блок 2 оперативной па- 20 мяти, регистр 3 микрокоманд, счетчики 4 и 5 адреса; дешифратор 6, мультиплексоры 7-9 относительного адреса, кода микрокоманд и адреса перехода, сумматор 10, триггер 11, элементы

И 12-16, элементы ИЛИ 1? и 18, эле— мент И вЂ” НЕ 19, вход 20 адреса перехода устройства,.первый 21 и второй 22 входы нагрузки михрокоманд устройства, вход 23 логического условия 30 ,конца загрузки устройства, выход 24

1 устройства, а также первый 25, второй 26, третий 27 и четвертый 28 входы тактовых импульсов устройства.

На фиг.2 обозначено. "Т, — время цик-.

35 ла работы устройства, 29 — 32 — тактовые сигналы, поступающие соответственно на входы 25-28 устройства. устройство предназначено для работы с типовым набором микрокоманц. 0

Пусть, например, микрокоманда содержит 20 разрядов, которые нумеруются с нулевого по 19-й начиная с млад— шего. Старшие 2 разряда, 19-й и 18-й, определяют формат микрокоманд, причем код ОО, содержащийся в данных разрядах, определяет первый формат, код 01 — второй формат, код 10 — третий формат, код 11 — четвертый формат, Положим, что первый формат соот- у ветствует арифметическим, второй— логическим операциям, третий — операциям переходов, четвертый — операциям пересылок, к которым относятся операции как загрузки в счетчик 4, так и записи микрокоманды в блок 2 оперативной памяти по соответствующему адресу. Пусть в третьем формате разряды микрокоманд распределены сле30 2 д ющим образом: (10-0) — адрес (А)

11 — признак памяти ("1" — оперативная память микропрограмм, 0 — постоянная память микропрограмм); 12 признак модификации (" 1" — иэ операционного устройства ЭВМ); 13 — вид перехода, относительный или абсолютный, 14 — указатель (признак) пе— рехода, (17-15) — тип перехода; (19-18) — формат микрокоманды, а в четвертом формате: (10-0) — адрес (А); 11 — ; 12 — признак модификации1 13 — не используется, 14 — признак загрузки счетчика

4 адреса; 15 — признак записи в блок

2 оперативной памяти; (17-16) сов— местно с разрядом 15 образуют код типа перехода, (19-18) — формат микрокоманды.

Первый выход регистра 3 микрокоманд, подключенный к первому информационному входу мультиплексора 7, соответствует (1 1-0) -м разрядам микрокоманды для третьего и четвертого форматов, второй выход, подключенный к управляющим входам мультиплексоров

7 и 8 соответствует 12-му разряду микрокоманды и определяет для мультиплексора 7 выбор адреса с признаком памяти иэ регистра 3 микрокоманд или с:входа 20 устройства, а для муль— типлексора 8 выбор микрокоманды либо из основной памяти, либо иэ обрабатывающего устройства ЗВМ; третий выход, подключенный к управляющему входу мультиплексора 9, соответствует

13-му разряду микрокоманды", четвертый выход, подключенный к первым входам элементов И 13 и 15, соответствует

14-му разряду микрокоманды, пятый выход, подключенный к первьм. входам . элементов И 14 и И-НЕ 19, соответствует 15-му разряду микрокоманды, шестой выход, подключенный к входу дешифратора, соответствует (19-18)-м разрядам микрокоманды. Первый выход мультиплексора 7, соответствующий (10-О)-м разрядам микрокоманды, подключен к вторым информационным входам мультиплексора 9 и сумматора 10," второй выход, соответствующий 11-му разряду микрокоманды, соединен с информационным входом триггера 11 и определяет работу либо с постоянной, либо с оперативной памятью микропрограмм.

Пусть первый счетчик 4 адреса содержит 11 (10-0) разрядов, второй

1293730 4 граммы в памяти 2 и единичныи 11-й разряд.

Счетчики 5 и 4 реализуют следующие режимы работы в зависимости от — значений управляющих сигналов S1, S2 и синхросигнала С:

-хранение: S 1 = $ 2 = О, С = 1 (О); м- -запись:S=S2=1,С=1; т- -прямой счет: S1=0, S 2 = 1, C= 1 (при С = О осуществляется только рев жим хранения, независимо от значений сигналов S 1. и S 2 на входах.

Выходы элементов И 13 и ИлИ 17 соединены с входами S 1 соответственно

15 счетчиков 5 и 4, входы S 2 которых ю- не задействованы, что соответствует действию единичного сигнала на этих входах. о- Режим хранения счетчика 5 используется при переписи в оперативную память 2 массива микрокоманд, причем запись каждой следующей микрокоманды происходит в каждый следующий цикл работы устройства.

25 Периодическая загрузка микропрограмм в память 2 является HopMBJIbHbIM режимом работы устройства, особенно естественным для ЭВМ с динамической архитектурой. Поэтому программа за- 30 грузки памяти 2 для обеспечения максимальной скорости загрузки размещается в постоянной памяти 1.

Во время загрузки памяти 2 до окончания переписи массива в каждом следующем цикле из памяти 1 в регистр

3 выбирается одна и та же команда переписи по одному и тому же адресу, при этом счетчик 5 переводится в режим хранения, который обеспечивается

0 подачей на его синхровход нулевого сигнала. В общем случае, сигнал С5 на синхровходе счетчика 5 определяется из формулы: счетчик 5 адреса — 8 (7-0) разрядов тогда разряды (11-8) счетчика 4 и разряды (7-0) счетчика 5, подключен ные к первому информационному входу сумматора 10, являются соответствен но старшей и младшей частями информационного слова для сумматора 10, (7-О)-е разряды (младшие) выхода су матора 10 и мультиплексора 9 соотве ствуют (7-О)-м разрядам счетчиков 4 и 5, поэтому выходы (7-О)-х разрядо мультиплексора 9 подключены одновре менно к счетчикам 5 и 4, а (10-8)-е разряды мультиплексора 9 — только к счетчику 4.

Второй выход дешифратора 6 подкл чен к второму входу элемента 13 И и соответствует 3-му формату микрокоманды. Первый выход дешифратора 6 с единен с третьим входом элемента 14

И и вторыми входами элементов И 15, И-НЕ 19 и соответствует четвертому формату микрокоманды.

Признак перехода для команд пере хода, содержащихся в постоянной памяти 1, всегда равен " 1.", а для команд оперативной памяти он может путем модификации команды принимать значение "1" и "О".

Дпя команд первого, второго и чет вертого форматов, содержащихся в опе ративной памяти 2, разряд 11 командь (признак типа памяти) имеет значение

"1, в постоянной памяти — "0 . Для команд третьего формата, содержащихс в оперативной памяти 2, разряд 11 имеет значение "1" при переходах в пределах данной памяти и 0 — при переходах в блок 1 постоянной памяти

Для команд третьего формата, содержащихся в блоке 1 постоянной памяти, разряд 11 имеет значение "О." при переходах в пределах блока 1 и "1" при переходах в блок 2 оперативной памяти. 45

Разряд 11 входа 20 устройства повторяет значение разряда 11 команды, выбранной на регистр 3, за.исключением команд третьего формата. Напри- 50 мер, если выполнялась команда иэ памяти 1 в другую область этой же памяти (11-й разряд равен "О"), которая оказалась дефектной, что выявлено, например, путем диагностики, то диагностирующая программа инициирует перепись в память 2 копии дефектной программы и на входе 20 устройства формирует код начального адреса проC5 = С4 8 (ПФ4 ч ПЗ v ПМ), где С4 — тактовый сигнал, поступающий на вход 28 устройства;

ПФ4 — признак четвертого формата микрокоманды (соответствует первому выходу дешифратора 6), ПЗ вЂ” признак записи в память 2 для команды четвертого формата;

ПМ вЂ” признак конца массива (условие перехода, поступающее на вход 23 устройства) Таким образом, синхросигнал на синхровход счетчика 5 не поступает

5 1293730 6 (нулевое значение сигнала 05) только в режиме записи массива мнкрокоманд в оперативную память 2.

Устройство работает следуюл им образом (фиг. 3а, 6) . 5

Для загрузки в оперативную память

2 очередной микропрограммы управление передается программе загрузки, для чего выполняется команда перехода, которая поступает на регистр 3 микрокоманд либо иэ блока 1 постоян. ной памяти, либо из блока 2 оперативной памяти. При этом счетчик 5 адреса переходит в режим приема информации в соответствии с управляющим сиг15 налом, поступающим иэ цепи, включающей дешифратор Ь и элемент И 13, на второй счет1ик 5 записывается адрес первой микрокоманды программы загрузки через мультиплексор 7, сумматор

10 и мультиплексор 9, а на триггер

1 1 через мультиплексор 7 заносится признак работы с блоком 1 постоянной памяти.

Из блока 1 постоянной памяти на регистр 3 микрокоманд вызывается по адресу, загруженному в счетчик 5, микрокоманда, по которой загружается в счетчик 4 адрес первой микрокоманды, которую следует записать в блок

2 оперативной памяти. При этом на управляющий вход счетчика 4 адреса поступает единичный сигнал из цепи, включающей дешифратор 6, элемент И

15 и элемент ИЛИ 17, обеспечивающий 35 прием адреса, сформированного сумматором 10 и мультиплексором 9, на регистр 4. Второй счетчик 5 переходит в режим счета в соответствии с нулевым управляющим сигналом, сформированным в цепи, включающей дешифратор

6 и элемент И 13.

E следующем цикле из блока 1 постоянной памяти на регистр 3 микроко- 45 манд выбирается команда записи первой микрокоманды в блок 2 оперативной памяти. При этом на информационный вход блока 2 поступает микрокоманда через мультиплексор 8 либо из основной па— мяти, либо из операционного устройства ЗВМ в зависимости от значения сигнала на втором выходе регистра 3 микрокоманд. На первый вход элемента

И 15 с четвертого выхода регистра микрокоманд поступает нулевой сигнал, который через элемент И 15 и элемент

ИЛИ 17 поступает на управляющий вход первого счетчика 4 адреса и переводит его в режим счета, при этом по тактовому сигналу С4 (с входа 28 устройства) содержимое счетчика 4 уве1f 11 личивается на +1 — получается действительный адрес первого загружаемого слова в оперативную память 2.

Следовательно, при загрузке счетчика

4 в него должна засылаться адресная константа, имеющая значение, на единицу меньшее действительного начального адреса загружаемого массива.

Счетчик 5 остается в режиме хранения (адрес не модифицируется), так как на его синхровход поступает нулевой сигнал. Затем осуществляется запись микрокоманды в оперативную память 2 по сигналу, поступающему с выхода элемента ИЛИ 17 при совпадении на его входах единичных сигналов с выхода дешифратора 6, пятого выхода (признак записи в память 2) регистра 3 и тактового входа 26 устройства.

В начале цикла записи последней микрокоманды в память 2 на. входе 23 устройства появляется единичный сигнал признака условия, который через элемент ИЛИ 18 и И 16 при совпадении с тактовым сигналом с входа 28 устройства поступает на синхровход счетчика 5, по которому содержимое счет— чика 5 увеличивается на "+1" и на ре— гистр 3 из блока 1 постоянной памяти вызывается следующая команда, например, команда передачи управления на первую команду загруженной микропрограммы. При этом на триггер 11 через мультиплексор 7 адреса записывается либо из регистра 3 микрокоманд, либо .Р с информационного входа 20 устройства признак работы с блоком 2 оперативной памяти; счетчик 4 переходит в режим приема информации, и в него загружается адрес первой микрокоманды, подлежащей выполнению.

Во всех командах перехода адрес перехода формируется на сумматоре 10 и мультиплексоре 9 в зависимости от значения сигнала на управляющем входе мультиплексора 9 либо как абсолютный, поступающий из мультиплексора 7, либо как относительный, причем приращение поступает по второму информационному входу сумматора 10 с выхода мультиплексора 7, а база—

I по первому информационному входу сумматора 10 с выходов счетчиков

4 и 5.

Устройство микропрограммного управления, содержащее блок постоянной памяти, блок оперативной памяти, ре- 10 гистр микрокоманд и дешифратор, причем выход блока постоянной памяти . подключен к первому информационному входу регистра микрокоманд, синхровход которого подключен к первому 15 входу тактовых импульсов устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены два счетчика адреса, мультиплексоры относительного адреса, 20 кода микрокоманд и адреса перехода, сумматор, триггер, пять элементов И, два элемента ИЛИ, элемент И-НЕ, причем второй и третий входы тактовых импульсов устройства подключены со- 25 ответственному к первому входу первого элемента И и синхровходу триггера, выход которого подключен к первому входу второго элемента И и входу выбора входа регистра микрокоманд, вто- 30 рой информационный вход и выход которого подключены соответственно к выходу блока оперативной памя,и и выходу устройства, четвертый вход тактовых импульсов устройства подключен к первому входу третьего элемента И и счетному входу первого счетчика адреса, выход которого подключен к адресному входу блока оперативной памяти и входу старших разрядов сумматора, выход которого подключен к первому информационному входу мультиплексора адреса перехода, выход которого подключен к информационному входу первого счетчика адреса, вход 45 признака режима которого подключен к выходу первого элемента ИЛИ, выход младших разрядов мультиплексора, адреса перехода подключен к информационному входу второго счетчика адреса, выход которого подключен к первому входу младших разрядов сумматора и адресному входу блока постоянной памяти, вход адреса перехода устройства подключен к первому информациподключен к шестому выходу регистра микрокоманд и управляющему входу мультиплексора кода микрокоманд.

7 1?9

11ри работс по мнкрокоиангГам, выбираемым из блока ? оперативной памяти, значения соответствующих разрядов счетчиков 4 и 5 совпадают.

Ф о р м у л а и з о б р е т е н и я

3730 8

<юному входу мультиплексора относительного адреса, выход младших разрядов которого подключен к второму информационному входу мультиплексора адреса перехода и второму входу сумматора, первый и второй входы загрузки микрокоманд устройства подключены соответственно к первому и второму информационным входам мультиг.лексора кода микрокоманд, выход которого подключен к информационному входу блока оперативной памяти, вход записи-считывания которого подключен к выходу первого элемента И, выход старшего разряда мультиплексора относительного адреса подключен к информационному входу триггера, выход элемента И-HE подключен к первому входу второго элемента ИЛИ, выход которого подключен к второму входу третьего элемента И, выход которого подключен к счетному входу второго счетчика адреса, вход режима которого подключен к выходу четвертого элемента И и соединен с вторым входом второго элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к выходу пятого элемента И, вход логического условия конца загрузки устройства подключен к второму входу второго элемента ИЛИ и первому входу четвертого элемента И, первый выход регистра микрокоманд подключен к входу дешифратора, первый выход которого подключен к второму входу четвертого элемента И, третий вход которого подключен к первому входу пятого элемента H и второму выходу регистра микрокоманд, второй выход дешифратора подключен к вторым входам первого и пятого элементов И и первому входу элемента И-НЕ, второй выход которого подключен к третьему входу первого элемента И и третьему выходу регистра микрокоманд, четвертый и пятый выходы которого подключены соответственно к управляющему входу мультиплексора адреса перехода и второму информационному входу мультиплексора относительного адреса, управляющий вход которого

2t

26

23

РЕеииу Ю йлелжю 7

СелжыаУ, су пююд ж

Синюю Ф, х

Селгкллл 6

Поить|

Элелеию f8 или, f$ и

Слеле юХ

1293730

Йи uumop

Типсф)О

Счглжаи Ф, Х

Триееер 1f

Юа йВФм f,2

_#_cM.,J д

Составитель И.Силин

Техред И.Попович

Корректор E ..Сирохман

Редактор Л.Пчолинская

Заказ 387/53

Подписное

Производственно-полиграФическое предприятие, г. Ужгород, ул. Проектная, 4

Тираж 673.

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Змкенту

Q, 15)l

СРЛГЮ7740Я, сунюатор10