Устройство декодирования с исправлением ошибок

 

Изобретение относится к электросвязи и может использоваться в цифровых системах передачи информации для декодирования сигналов циклического кода и исправления ошибок. Цель изобретения - увеличение помехоустойчивости декодирования .путем уменьшения вероятности внесения дополнительных ошибок. Устр-во содержит буферный регистр 1 сдвига,сумматор 2 по модулю два, формирователь синдрома 3 кодовой последовательности , блок определения позиции ошибки 4 в кодовой последовательности, блок коррекции ошибок (БКО) 5, элемент ИЛИ 6, мультиплексор 7, элесл с Ф1Л.Г

СО103 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1293855

А1 (SD 4 Н 03 М 13 02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / "

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ фие.! (21) 3879664/24-09 (22) 08.04.85 (46) 28.02.87. Бюл. У 8 (72) А.И. Крутиков и М.А. Додин (53) 621.394.14 (088.8) (56) Авторское свидетельство СССР

У 568182, кл. H 04 L 3/02, 1975.

Берлекэмп Э. Алгебраическая теория кодирования. - М.: Мир, 1971, с. 146, рис. 5.14. (54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ С ИСПРАВЛЕНИЕМ ОШИБОК (57) Изобретение относится к электросвязи и может использоваться в цифровых системах передачи информации для декодирования сигналов циклического кода и исправления ошибок.

Цель изобретения — увеличение помехоустойчивости декодирования путем уменьшения вероятности внесения дополнительных ошибок. Устр-во содержит буферный регистр 1 сдвига, сумматор 2 по модулю два, формирователь синдрома 3 кодовой последовательности, блок определения позиции ошибки 4 в кодовой последовательности, блок коррекции ошибок (БКО) 5, элемент ИЛИ 6, мультиплексор 7, эле1293855

f0 мент И 8, делитель 9 частоты, счет— чики 10 и 11 импульсов, блок памяти

12 и кодопреобразователь 13. Кодовое слово циклического кода поступает на формирователь синдрома 3, в котором производится деление этого кодового слова на делители порождающего код многочлена. Остатки от деления поступают в блок определения позиции ошибки 4, в котором осуществляется

Изобретение относится к электросвязи. и может использоваться в цифровых системах передачи информации для декодирования сигналов циклического кода и исправления ошибок.

Цель изобретения — увеличение помехоустойчивости декодирования путем уменьшения вероятности внесения дополнительных ошибок.

На фиг.1 представлена структурная электрическая схема устройства де-, кодирования с исправлением ошибок, на фиг.2 — структурная электрическая схема второго счетчика импульсов.

Устройство декодирования с исправлением ошибок содержит буферный регистр 1 сдвига, сумматор 2 по модулю два, формирователь синдрома 3 кодовой последовательности, блок 4 определения позиции ошибки в кодовой последовательности, блок 5 коррекции ошибок, элемент ИЛИ 6, мультиплексор 7, элемент И 8, делитель 9 частоты, первый и второй счетчики 10 и

11 импульсов, блок 12 памяти, кодопреобразователь 13.

Второй счетчик 11 импульсов содержит двоичный счетчик 14, D-триггер 15 и элемент ИЛИ 16.

Устройство декодирования с исправлением ошибок работает следующим образом.

Кодовое слово циклического кода (входной кодовой последовательности) поступает на вход формирователя синдрома 3 (фиг.1), в котором производится деление этого кодового слова на неприводимые делители порождающего код многочлена, и в буферный ревычисление коэф. многочлена локаторов ошибок. Вычисленные значения поступают в БКО 5 для определения местоположения ошибок. БКО 5 формирует сигнал об исправлении, соответствующий локаторам ошибок, обращающим многочлен в О ° Сигнал проходит Hà сумматор 2. Мультиплексор 7 в определенных условиях может заблокировать прохождение этого сигнала. 2 ил. гистр i в котором кодовое слово задерживается на время декодирования.

Остатки от деления из формирователя синдрома 3 поступают в блок 4

5 определения позиции ошибки, в котором осуществляется вычисление коэффициентов многочлена локаторов ошибок: где Z — локаторы ошибок; количество ошибок, которое

15 может исправить код, (6 „6 2 .. ° 6 1 — вектор-коэффициент многочлена локаторов ошибок.

Сигналы, соответствующие коэффициентам многочлена локаторов ошибок, поступают в блок 5 коррекции ошибок для определения местоположения ошибок. Блоком 5 коррекции ошибок формируется сигнал об исправлении, со- ответствующий локаторам ошибок,об25 ращающим многочлен в О.

Прохождение сигнала об исправлении ошибок на сумматор 2 через элемент И 8 может быть заблокировано мультиплексором 7, в котором выходные сигналы блока 5 коррекции ошибок сначала объединяются в соответствии с алгоритмом:

4,. 1

A =(6 Ч6 Ч,. Ч Ь )Ч(З„V РЪ2Ч ...V çÁ)×...×

А =(Ь ч6 v...÷6 1ч.,.ч(Ъ ч 6 v...v 6 1÷...ч

Ч,.ч(Ъ Ч 6 ч...ч 6 1

=О, 1293855 а затем один из сигналов Л Л Л о 2

Л ...Л, А коммутируется на вык ход мультиплексора 7 в зависимости от кода, поданного на управляющие входы мультиплексора 7 из кодопреобразователя 13.

Если на выход мультиплексора 7 коммутируется сигнал А = 1, то он блокирует исправление каких бы то ни было символов входной кодовой последовательности. В этом случае информация не исправляется и дополнительные ошибки устройством декодирования с исправлением ошибок не вносятся.

Если на выход мультиплексора 7 коммутируется сигнал А, то исправление символов разрешается только в тех кодовых словах, которым соответствует многочлен локаторов ошибок с нулевыми коэффициентами, кроме пер-20 вого 16

Такой многочлен имеет только одно решение и, следовательно, в этом случае устройство декодирования с исправлением ошибок будет вносить не

25 более чем одну дополнительную ошибку на каждое кодовое слово в случае превышения исправляющей способности кода и вместе с тем сохраняет способность исправлять все одиночные ошибки, если исправляющая способность кода не превышена.

Если на выход мультиплексора 7 коммутируется сигнал А„, то исправление символов разрешается только в тех кодовых словах, которым соответствует многочлен локаторов ошибок с нулевыми коэффициентами, кроме коэффициентов с первого по k-й. Такой многочлен имеет k решений и, следовательно, в этом случае устройство декодирования с исправлением ошибок может вносить не более чем k дополнительных ошибок на кодовое слово в случае превышения исправляющей способности кода и вместе с тем сохраняет способность исправлять все ошибки веса не более k если исправляющая способность кода не превышена.

Если на выход мультиплексора 7 коммутируется сигнал A=0 то блокировка прохождения сигнала об исправлении не производится.

Кодопреобразователь 13 управляет подключением того или иного сигнала на выход мультиплексора 7 с учетом качества канала, оцененного эа предыдущий отрезок времени, продолжитель35

55 ность которого определяется емкостью первого счетчика 1О, который подключен к выходу делителя 9. Коэффициент деления делителя 9 равен количеству бит в кодовом слове. Первый счетчик

10 подсчитывает количество кодовых слов и по истечении заданного отрезка времени выдает импульс переполнения и обнуляется.

Второй счетчик 11 (фиг.2), содер— жащий последовательно соединенные

D-триггер 15, элемент ИЛИ 16 и двоичный счетчик 14, также осуществляет подсчет количества кодовых слов.

При этом счетный вход двоичного счетчика 14 блокируется всякий раз, когда многочлен локаторов ошибок имеет решение (сигналом с выхода блока 5 коррекции ошибок) или когда многочлен локаторов ошибок имеет все нулевые коэффициенты {сигналом с выхода элемента ИЛИ 67. Второй счет- . чик 11 подсчитывает только те кодовые слова, для которых многочлен локаторов ошибок не имеет решений,что имеет место тогда, когда превышена величина исправляющей способности. кода.

По окончании промежутка времени, задаваемого первь :.четчиком 10,производится перепись числа из второго счетчика 11 в блок 12 памяти и обнуление второго счетчика 11.

Кодопреобразователь 13 преобразует число, записанное в блоке 12 памяти, в код управления мультиплексором 7. Кодопреобразователь 13, выполняя функции порогового элемента, должен иметь возможность гибкой модификации, так как конкретная зависимость,. задаваемая кодопреобразователем 13, определяется структурой кода и видом искажений в канале связи. Например, кодопреобразователь

13 может быть выполнен в виде постоянного запоминающего блока.

Если кодопреобразователем 13 задается код, при котором на выход мультиплексора 7 выдается сигнал А„, то устройство декодирования с исправлением ошибок будет исправлять ошибки весом не более k. Все кодовые слова, которые находятся в пределах расстояния k от кодового слова, считаются возникшими из этого слова и ошибки в них исправляются, в то вре" мя как принимаемые слова, отличающиеся от всех кодовых слов

1293855 на расстояние больше k, рассматриваются как не подлежащие декодированию и ошибки в них не исправляются. Тем самым предотвращается внесение дополнительных ошибок и уменьшается вероятность ошибочного декодирования °

Формула изобретения

Составитель В. Орлов

Техред А.Кравчук Корректор А. Зимокосов

Редактор М. Дылын

Заказ 398/60

Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4(5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная,4

Устройство декодирования с исправлением ошибок, содержащее последовательно соединенные буферный регистр сдвига и сумматор по модулю два,последовательно соединенные формирователь синдрома кодовойпоследовательности, блок определения позиции ошибки в кодовой последовательности и блок коррекции ошибок, причем тактовый вход буферного регистра сдвига и объединенные информационный вход буферного регистра сдвига и вход формирователя синдрома кодовой последовательности являются соответственно тактовым и информационным входами устройства, а выход сумматора по модулю два является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью увеличения помехоустойчивости декодирования путем уменьшения

5 вероятности внесения дополнительных ошибок, введены последовательно соединенные делитель частоты, первый счетчик импульсов, блок памяти, кодопреобразователь, мультиплексор и элемент И, последовательно соединенные элемент ИЛИ и второй счетчик импульсов, при этом выходы блока определения позиции ошибки в кодовой последовательности подсоединены к соответствующим информационным входам мультиплексора и входам элемента ИЛИ, выход блока коррекции ошибок подсоединен к входу блокировки второго счетчика импульсов и через эле20 мент И подсоединен к второму входу сумматора по модулю два, тактовый и установочный входы второго счетчика импульсов подключены соответственно к выходам делителя частоты и первого счетчика импульсов, а выход второго счетчика импульсов подсоединен к информационному входу блока памяти.