Устройство для суммирования

 

Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин, работающих в двоичной и десятичной арифметике. Цель изобретения - упрощение устройства . Устройство для суммирования содержит двенадцать элементов И 2 - 13, семь элементов ИЛИ 14 - 20, четыре полусумматора 21 - 24 и пять триггеров 25 - 29. 1 ил. Л J/ N3 СП СА 00 СП

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) (б)) 4 С 06 Г 7/50,А ". * °

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3936713/24-24 (22) 17.06.85 (46) 07.03.87. Бюл. Ф 9 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова(72) В.Е.Золотовский и P.Â.Коррбков. (53) 68) 325.5 (088.8) (56) Авторское свидетельство СССР

У 1001087, кл. С 06 F 7/50, 1980.

Карцев И.А. Арифметика цифровых машин. -M. Наука, 1969, с.179, . .рис. 2-22-б. (54) УстРойство для слаяРовАния (57) Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин, работающих в двоичной и десятичной арифметике.

Цель изобретения — упрощение устройства. Устройство для суммирования содержит двенадцать элементов И

2 — 13, семь элементов ИЛИ 14 — 20, четыре полусумматора 21 — 24 и пять триггеров 25 — 29. 1 ил.

129

Изобретение может быть использовано в вычислительной технике при построении цифровых вычислительных машин, работающих в двоичной и десятичной арифметике.

Цель изобретения — упрощение устройства.

На чертеже представлена функциональная схема устройства для суммирования.

Устройство для суммирования содержит входы 1 слагаемых, двенадцать элементов И 2 - 13, семь элементов

ИЛИ 14 — 20, четыре полусумматора

21 — 24, триггеры 25 — 29, вход 30 синхронизации устройства, вход 31 переноса из предыдущей тетрады, вход

32 разрешения сложения, вход 33 разрешения коррекции, выход 34 переноса в следующую тетраду, выходы 35 результата.

Устройство работает следующим образом.

В исходном состоянии триггеры 25—

29 сброшены в ноль. Пусть необходимо сложить два слагаемых Х и 7, представленных в десятичном коде 8,4, 2,1 ° В первом такте на входы 1 подается тетрада слагаемого Х и сигнал на вход 32. Слагаемое Х проходит через элементы И 2,3,4 и 7, ИЛИ 14 и

l5, поступает на входы полусумматоров 21 — 24 и проходит через них, не меняясь, на входы соответствующих триггеров. По затухании переходных процессов на вход 30 подается задний фронт и число Х записывается в триггеры 25 — 28.

Во втором такте на вход 1 подается второе слагаемое У и сигнал на вход 32. Второе слагаемое поступает на входы полусумматоров, где складывается с разрядными переносами.

Сформированные полусуммы поступают на входы V триггеров 25 — 28. Перенос Р1+, поступает на вход Э триггера 29. По затухании переходных процессов по сигналу на входе 30 в триггеры 25 — 28 записывается неоткорректированная сумма, в триггер

29 — перенос Р; . В элементах И !2l3 ИЛИ 20 формируется признак коррекции П,.

В третьем такте производится коррекция суммы, для чего на выход 34 подается сигнал Логическая "1".

Если Пк=l, на входы полусумматоров

2l — 24 поступает код 0110, который

5385

5

55 складывается с неоткорректированной суммой, если П„=О число, хранящееся в триггерах 25 — 28, не меняется.

Прн необходимости в следующем такте на вход 1 можно подать третье слагаемое и вновь произвести коррекцию. !

Суммирование двоичных чисел производится аналогично. В первом такте на вход 1 подается первое слагаемое, во втором — второе, но в третьем такте сигнал разрешения коррекции не подается (остается равным нулю), а подается третье слагаемое или операция сложения заканчивается.

Формула изобретения

Устройство для суммирования, содержащее в каждой тетраде восемь элементов И, первый элемент ИЛИ

Э пять триггеров, причем первый вход первого элемента И соединен с первыми входами второго и третьего элементов И, выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, второй вход второго элемента И и второй вход третьего элемента И соединены соответственно с первыми входами четвертого и пятого элементов И, о т— л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в каждой его тетраде содержится четыре полусумматора, девятый, десятый, одиннадцатый и двенадцатый элементы И, шесть элементов ИЛИ с второго по седьмой, причем входы слагаемых соот-. ветствующих разрядов данной тетради соединены с первыми входами соответственно шестого, седьмого, восьмого и девятого элементов И, вторые входы которых соединены с входом разрешения сложения устройства, выходы переноса полусумматоров .соединены соответственно с первыми входами второго, третьего, четвертого и пятого элементов ИЛИ, вторые входы которых соединены соответственно с выходами первого, пятого, четвертого и десятого элементов И, первые входы которых соединены соответственно с выходами первого, второго, третьего и четвертого триггеров и соединены

/ соответственно с выходами разрядов результата устройства, выходы суммы первого, второго, третьего и четвертого полусумматоров соединены соответственно с вторыми входами первого, 85

Составитель М.Есенина

Техред Л.Сердюкова Корректор И.Пожо

Редактор И.Шулла

Заказ 618/55 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4

3 12953 пятого, четвертого и десятого элементов И и соединены соответственно со счетными, входами первого, второго, третьего, четвертого триггеров, входы сброса которых соединены с синхровходом устройства и синхровходом пятого триггера, информационный вход которого соединен с выходом второго элемента ИЛИ и выходом переI носа в следующую тетраду устройства, fO выходы пятого, четвертого и третьего элементов ИЛИ соединены соответственно с первыми входами третьего, второго и первого полусумматоров, первый вход четвертого полусумматора

L соединен с входом переноса из предыдущей тетради устройства, вторые входы первого и четвертого полусумматоров соединены с выходами соот1 ветственно шестого и девятого элементов И, прямой выход пятого триггера соединен с третьим входом первого элемента ИЛИ, выход которого соединен с первыми входами одиннадцатого и двенадцатого элементов И, вйходы которых соединены соответственно с первыми входами шестого и седьмого элементов ИЛИ, выходы которых соединены соответственно с вторыми входами второго и третьего полусумматоров, выходы седьмого и восьмого элементов И соединены соответственно с вторыми входами шестого и седьмого элементов ИЛИ, вторые входы одиннадцатого и двенадцатого элементов И соединены с входом разрешения коррекции устройст— ва.