Устройство для формирования и хранения остатка по модулю три

Авторы патента:

G06F11/10 - добавлением специальных двоичных разрядов или знаков к кодированной информации, например путем контроля по четности, с отбрасыванием девятых или одиннадцатых членов ряда

Изобретение относится к вычислительной технике и предназначено для формирования остатков чисел по модулю три при аппаратном контроле передачи двоичных чисел в параллель - ном коде и арифметических действий над ними. Цель изобретения - повышение быстродействия. Устройство содержит сумматор 1, триггеры 2 и 3, вход 4 начальной установки, вход 5 синхронизации, информационные входы 6, выходы 7 устройства. Повышение быстродействия достигается за счет введения новых связей с выходов сумг матора-на его входы. 1 ил. (Л о ;о | о ел 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) 4 Ai (5D4 G 06 F 11 10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ASTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3961878/24-24 (22) 05,10,85 (46) 15.03.87. Бюл. Р 10 (72) В.И.Киселев, О,Ю.Бугаенко, В.Е,Видинеев и Л.С.Клюев (53) 681.3 {088.8) (56) Авторское свидетельство СССР

У 1084799, кл, G 06 F 11/10, 1982.

Авторское свидетельство СССР

У 1105896, кл. С 06 Р 11/10, 1982. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ И

ХРАНЕНИЯ ОСТАТКА ПО МОДУЛЮ ТРИ (57) Изобретение относится к вычислительной технике и предназначено для формирования остатков чисел по модулю три при аппаратном контроле передачи двоичных чисел в параллельном коде и арифметических действий над ними. Цель изобретения - повышение быстродействия. Устройство содержит сумматор 1, триггеры 2 и 3, вход 4 начальной установки, вход 5 синхронизации, информационные входы 6, выходы 7 устройства. Повышение быстродействия достигается за счет введения новых связей с выходов сум-: ф матора на его входы. 1 ил.

97054

Составитель И,Иваныкин

Техред И.Ходанич

Корректор Т.Колб

Редактор Т.Парфенова

Тираж 673

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 782/52

Подписное

Производственно-полиграфическое предприятие, г.Ужгород, ул, Проектная, 4

1 12

Изобретение относится к вычисли тельной технике и предназначено для формирования остатков чисел по модулю три при аппаратном контроле передачи двоичных чисел в параллельном коде и арифметических действий над ними.

Цель изобретения вЂ” повышение быстродействия.

На чертеже изображена блок-схема предлагаемого устройства.

Устройсгво содержит сумматор 1, триггеры 2 и 3, вход 4 начальной установки, вход 5 синхронизации, информационные входы б, выходы 7 остатка устройства.

Устройство работает следующим образом.

В исходном состоянии после прохождения импульса начальной установки триггеры 2 и 3 находятся в нулевом состоянии

На входы А,, В,, А, В, В, В4 сумматора 1 поступает информация, подлежащая преобразованию.

Сумматор 1 осуществляет попарное (по 2 разряда) суммирование информации на его входе с учетом веса pasрядов с промежуточными результатами преобразования. Частичная сумма, полученная в результате сложения 4-х разрядов исходного числа, подается на вход сумматора для дальнейшего сложения с оставшимися разрядами входной информации с учетом возникших при сложении переносов, 2

По завершении преобразования информация на выходах Бз, 84 сумматора 1 соответствует остатку от деления на 3 входной информации.

Формула и з обретения

Устройство для формирования и хранения остатка по модулю три, содержащее сумматор, причем входы первого и второго разрядов первого слагаемого сумматора являются соответственно входами первого и второго разрядов контролируемого числа, вхо« ды первого, второго, третьего и четвертого разрядов второго слагаемого сумматора являются соответственно входами третьего, четвертого, пятого и шестого разрядов контролируемого числа, выход переноса сумматора сое дннен с входом переноса сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены первый и второй триггеры, информационные входы которых соединены соответственно с выходами третьего и четвертого разрядов результата сумматора, выходы первого и второго разрядов результата которого соединены соответственно с входами третьего и четвертого разрядов первого слагаемого сумматора, входы установки в ноль триггеров . объецинены и подключены к входу начальной установки устройства, вход синхронизации которого соединен с

35 входами синхронизации первого и второго триггера, выходы которых являются выходами остатка устройства.

Изобретение относится к вычислительной технике, в частности к устройствам обмена информацией f внешним устройством (ЭВМ) и к устройствам оперативного управления средствами связи

Устройство для формирования свертки по модулю три // 1285481

Изобретение относится к вычислительной технике, средствам передачи дискретной информации и может быть использовано в устройствах сопряжения цифровых вычислительньпс машин.

Устройство для контроля информации по модулю // 1285480

Изобретение относится к автома- ;тике и вычислительной технике и мо;жет быть использовано в устройствах контроля передачи информации

Устройство для контроля блока сдвиговых регистров // 1285478

Изобретение относится к области вычислительной техники и предназначено для контроля правильности выполнения циклического сдвига цифровой

Устройство для свертки по модулю три п-разрядного числа // 1282136

Изобретение относится к вычислительной технике и может быть использовано для обнаружения ошибок при передаче и обработке информации

Устройство для сдвига информации с контролем // 1282135

Устройство для сдвига числа с контролем // 1277116

Изобретение относится к области вычислительной техники

Преобразователь двоичного кода в последовательность импульсов // 1277115

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения различных устройств обработки дискретной информации

Устройство для контроля параллельного кода на четность // 1275449

Изобретение относится к области автоматики и вычислительной техники

Устройство для контроля двух импульсных последовательностей // 1275448

Изобретение относится к области цифровой вычислительной техники и может быть использовано в ЭВМ и цифровых системах с повьшенной достоверностью функционирования, может быть использовано для контроля распределителя

Устройство и способ канального кодирования // 2184419

Способ и устройство для оценки отношения сигнал-шум при декодировании сверточных кодов // 2446448

Изобретение относится к области передачи информации и предназначено для измерения значения отношения сигнал-шум на входе декодера

Хранение логарифмических отношений правдоподобия в перемеженном виде для уменьшения аппаратной памяти // 2451325

Изобретение относится к вычислительной технике

Способ и устройство декодирования кода порождающей матрицы с низкой плотностью // 2461962

Изобретение относится к области кодирования и декодирования данных, в частности к способу и устройству декодирования кода порождающей матрицы с низкой плотностью

Устройство декодирования каскадного кода рида-соломона // 2036512

Изобретение относится к вычислительной технике, в частности к обнаружению и исправлению ошибок при передаче информации по каналам связи или записи/чтения информации на устройствах памяти, например системах магнитной, магнитооптической, оптической памяти

Устройство для формирования предсказанных сигналов четности при сдвигах двоичных кодов // 2045772

Изобретение относится к вычислительной технике и может быть использовано для организации контроля работоспособности сдвигателей двоичных кодов высокопроизводительных цифровых вычислительных машин и систем

Устройство свертки по модулю три // 2047217

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных вычислительных систем

Устройство для сдвига информации с контролем // 1297055

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных системах обработки информации

Устройство для контроля параллельного двоичного кода на четность // 1305686

Изобретение относится к вычислительной технике и может быть использовано для обнаружения ошибок при передаче информации в параллельном двоичном коде

Устройство для определения количества единиц в двоичном коде // 1309029

Изобретение относится к цифровой вычислительной технике и может использоваться в системах цифровой обработки информации, в частности в устройствах для контроля дискретных объектов