Устройство для контроля схем сравнения

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации средств тестового диагностирования типовьпс блоков дискретной техники. Цель изобретения - повышение достоверности контроля. Сущность изобретения заключается в следующем: повышение достоверности контроля путем исключения из схемы сравнения сдвигающих регистров и блокировка вьщачи ложных сигналов ошибки на выходе устройства . Это достигается за счет введения счетчика 2 и его связей, что позволяет осуществлять перебор проверяемых пар входов схемы, введения дешифратора 3 и его связей, что позволяет производить выбор проверяемой пары кодов, введения группы элементов И 9.1-9.2 и ее связей, что обеспечивает формирование кодов чисел на входах схем сравнения, введения новых связей для первого и второго элементов И и ИЛИ, что позволяет управлять работой схемы, и введения новых связей для генератора импульсов , что позволяет исключить формирование ложных сигналов ощибки и синхронизировать работу схемы. 1 ил. « (Л ю со О О) ю

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИ Х

РЕСПУБЛИН д11 4 G 06 F ll/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3966554/24-24 (22) 22.10.85 (46) 15.03.87. Бюл. ¹ 10 (72) Н.А. Рахлина, В.С. Харченко, С.Н. Ткаченко и Г.Н. Тимонькин (53) 681.3(088.8) (56) Авторское свидетельство СССР № 583436, кл. G 06 F 11/00, 1976.

Авторское свидетельство СССР

¹ 767767, кл. G 06 F Il /22, 1976. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СХЕМ

СРАВНЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации средств тестового диагностирования типовых блоков дискретной техники.

Цель изобретения — повышение достоверности контроля. Сущность изобретения заключается в следующем: повыSU,» 1297062 А1 шение достоверности контроля путем исключения из схемы сравнения сдвигающих регистров и блокировка выдачи ложных сигналов ошибки на выходе устройства. Это достигается за счет введения счетчика 2 и его связей, что позволяет осуществлять перебор проверяемых пар входов схемы, введения дешифратора 3 и его связей, что позволяет производить выбор проверяемой пары кодов, введения группы элементов И 9.1-9.2 и ее связей, что обеспечивает формирование кодов чисел на входах схем сравнения, введения новых связей для первого и второго элементов И и ИЛИ, что позволяет управлять работой схемы, и введения новых связей для генератора импульсов, что позволяет исключить формирование ложных сигналов ошибки и синхронизировать работу схемы. 1 ил.

1297062

f0

f5

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации средств тестового диагностирования типовых блоков дискретной техники.

Целью изобретения является повышение достоверности контроля.

На чертеже приведена функциональная схема устройства для контроля схем сравнения.

Предлагаемое устройство содержит контролируемую схему 1 сравнения, счетчик 2, дешифратор 3, первый 4, второй 5 и третий 6 триггеры, генератор 7 тактовых импульсов, блок 8 фиксации ошибки, группу элементов

И 9.1-9,2п, первый 10 и второй 11 элементы И, первый 12 и второй 13 элементы ИЛИ, вход 14 и выход 15.Блок

8 содержит первый, второй, третий и четвертый элементы И 16-19, коммутатор 20, элемент 21 равнозначности, элемент ИЛИ-НЕ 22. Выходы 23.1-23.п, выходы 24.1 "Меньше", выход 24.2

"Равно", выход 24.3 "Больше" — выходы контролируемой схемы 1 сравнения.

Рассмотрим назначение элементов устройства для контроля схем сравнения.

Схема 1 сравнения является объектом контроля. Она предназначена для сравнения и-разрядных двоичных чисел и формирования по результатам сравнения одного из трех возможных сигналов: А< — на выходе 24.1; А= — на выходе 24.2; А> — на выходе 24.3.

При правильной работе схемы 1 сравнения на ее выходах должен присутствовать один и толька один единичный сигнал.

Счетчик 2 предназначен для задания номеров проверяемых пар входов схемы

1 сравнения. Он переключается в следующее состояние по заднему фронту тактового импульса, поступающего на его счетный вход. С информационного выхода счетчика 1 снимается код записанного в нем числа, а с выхода переполнения — импульс переполнения, свидетельствующий об окончании перебора всех 12 пар входов проверяемой схемы 1 сравнения. При этом счетчик возвращается в исходное состояние.

Дешифратор 3 в соответствии с поступающими на его вход кодами производит выбор проверяемой пары входов схемы 1 сравнения. Единичный сигнал, сформированный на одном из

его выходов, открывает соответствующую пару элементов И 9.i и 9.(i+1), где i — нечетное число, в результате чего на проверяемую пару входов схемы 1 сравнения через эти элементы подаются испытательные сигналы, формируемые с помощью триггеров 4 и

5. Триггеры 4 и 5 формируют последовательность испытательных сигналов, подаваемых на одноименные входы проверяемой схемы 1 сравнения. Оба триггера переключаются по заднему фронту поступающих на их входы импульсов.

Триггер 6 предназначен для пускаостанова устройства. Он переключается в единичное состояние по сигналу

"Пуск", поступающему на вход 14 устройства. Возврат триггера 6 в исходное состояние осуществляется по сигналу, формируемому на его вход R c помощью элемента ИЛИ 13. Своим выходным сигнапом триггер 6 управляет запуском и остановом генератора 7.

Генератор ? тактовых импульсов предназначен для формирования последовательнасти импульсов, управляющих работой устройства. Импульсы на ега выходе формируются только при единичном сигнале на его входе.

Блок 8 фиксации ошибки предназначен для определения правильности работы схемы 1 сравнения и формирования сигнала ошибки. Контроль работы схемы 1 сравнения заключается в проверке соответствия выходных сигналов схемы 1 сравнения испытательным сигналом, формируемым триггерами 4 и 5, Группа элементов И 9,1-9.2п предназначена для формирования кодов числа на входы схемы 1 сравнения, на которых осуществляется проверка ее функционирования.

Элемент И 10 управляет переключением триггера 4. Он пропускает тактовый импульс на вход триггера 4 только тогда„ когда триггеры 4 и 5 находятся в исходном состоянии. Элемент И 11 предназначен для формирования сигнала на останов триггера 6 в конце цикла контроля, когда триггеры 4 и 5 находятся в единичном состоянии, а счетчик 2 сформировал сигнал переполнения.

Элемент ИЛИ 12 формирует сигналы на счетный вход триггера 4 в процессе контроля схемы 1 сравнения, а также в конце очередного этапа контроля при формировании счетчиком 2

1297062 сигнала переполнения. Элемент ИЛИ 13 формирует сигнал сброса на нулевой вход триггера 6 по окончании цикла контроля либо при обнаружении неправильного функционирования схемы 1 5 сравнения и формировании сигнала ошибки на выходе 15 устройства.

Устройство для контроля схем сравнения работает следующим образом.

В исходном состоянии все элементы !О памяти находятся в исходном состоянии. Цепи установки в исходное состояние (не показаны). По сигналу

"Пуск", поступившему на вход 14 устройства, триггер 6 устанавливается в единичное состояние и запускает генера!ор 7 импульсов.

Первый тактовый импульс с выхода генератора 7 поступает на вход блока 8, в результате чего проверяется правильность работы схемы 1 сравнения при A=B=O. Одновременно этот импульс подается на счетные входы триггера 4 и счетчика 2. Триггер 4

25 устанавливается в единичное состояние, а в счетчик 2 записывается число 1. По выходным сигналам счетчика 2 на выходе 23.1 появляется единичный сигнал, который открывает элементы И 9.1 и 9.2. В результате этого на входы схемы 1 сравнения подаются числа -1000...0 и В=000...О, т.е. А)В и при ее правильной работе на выходах 24.1 и 24.2 формируются нулевые сигналы, а на выходе 24.3— единичный сигнал.

По второму тактовому импульсу осуществляется проверка правильности реакции схемы контроля на сформированные по предназначенному тактовому импульсу числа А и В, в результате чего на выходе 15 устройства формируется единичный сигнал, если обнаружена неправильная реакция схемы 1 сравнения. По заднему фронту этого импульса в счетчик 3 записывается число 2, по которому дешифратор 3 выбирает вторую пару входов (А2, В2) схемы 1 сравнения, и на ее входах устанавливаются числа А=0100...0, В=000...О.

По очередному импульсу проверяется правильность реакции схемы 1 контроля на сформированные на ее входах числа А и В, а по его окончанию устанавливается новая пара чисел А и В.

Далее устройство работает аналогично описанному. По и-му импульсу открываются элементы И 9.2 n-l u

9;2п и на входы схемы 1 сравнения задаются числа A=000 01 и B=OOO... ...О.,По (и+1)-му импульсу проверяется правильность реакции схемы 1 сравнения на эти числа, счетчик 2 возвращается в нулевое состояние, а на его выходе переполнения фс рмируется импульс, который возвращает триггер

4 в нулевое состояние. По заднему фронту сигнала с выхода триггера 4 триггер 5 устанавливается в единичное состояние. В результате этого устройство переходит к реализации второго этапа контроля схемы l сравнения, когда на одном из входов числа В задается единичный сигнал, а A=O, т.е. B)A. В течение п тактов осуществляется контроль работы схемы сравнения, после чего 2 (n+I)-й импульс возвращает счетчик 2 в исходное состояние, а импульс переполнения счетчика 2 устанавливает триггер

4 в единичное состояние, Устройство переходит к реализации третьего этапа контроля, при котором на каждой из и пар входов схемы 1 сравнения поочередно задаются единичные сигналы, т.е. последовательно формируются числа A=8=1000...0, 0100...0... ...000...010, 000...01. При этом устройство работает аналогично описанному. По окончании этого этапа контроля импульс переполнения с выхода счетчика 2 устанавливает триггеры 4 и 5 в исходное состояние, проходит через элементы И 11, ИЛИ 13 и возвращает триггер 6 в исходное состояние. На этом процесс контроля заканчивается.

Формула изобретения

Устройство для контроля схем сравнения, содержащее первый, второй и третий триггеры, генератор тактовых импульсов, первый, второй элементы И, первый и второй элементы ИЛИ и блок анализа, причем выходы первого и второго триггеров соединены соответственно с первым и вторым входами задания эталона блока анализа, выход которого является выходом неисправности устройства, выходы первого и второго элементов И соединены с первыми входами соответственно первого и второго элементов ИЛИ, выходы первый "Меньше", "Равно" и "Больше" кон1297062

Составитель И. Сафронова

Редактор Т. Парфенова Техред Л.Сердюкова Корректор И. Муска

Заказ 783/53 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, F. Ужгород, ул. Проектная, 4 тролируемой схемы сравнения соединены соответственно с первым, вторым и третьим информационными входами блока анализа, о т л и ч а ю щ е е с я тем, что, с целью повышения достовер- 5 ности контроля, в устройство введены счетчик, дешифратор и группа элементов И, причем вход пуска устройства соединен с единичным входом третьего триггера, выход которого соединен с входом запуска генератора тактовых импульсов, выход генератора тактовых импульсов соединен с входом синхронизации блока анализа, прямым входом первого элемента И и счетным входом счетчика, выход переполнения которого соединен с вторым входом первого элемента ИЛИ и первым входом второго элемента И, выход первого элемента

ИЛИ соединен с счетным входом пер- И ваго триггера, прямой выход которого соединен с первым входом каждого нечетного элемента И группы, с первым инверсным входом первого элемента И, с вторым входом второго элемента И и с счетным входом второго триггера, прямой выход которого соединен с первыми входами каждого четного элемента И группы, с вторым инверсным входом первого элемента И и с третьим входом второго элемента И, выходы, счетчика соединены с входами дешифратора, i-й выход дешифратора (i - 1,n) соединен с вторым входом i-го элемента И группы, выход блока анализа яв- 35 ляется контрольным выходом .устройства и соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входом установки нуля третьего триггера, блок анализа содержит пер. вый, второй, третий и четвертый элементы И, коммутатор, элемент равнозначности и элемент ИЛИ-НЕ, причем первый информационный вход блока соединен с первыми инверсными входами первого и второго элементов И и с первым входом третьего элемента И, второй информационный вход блока соединен с прямым входом первого элемента И и управляющим входом компаратора, выход которого соединен с первым входом элемента ИЛИ-НЕ, первый и второй входы задания эталона блока соединены соответственно с первым и вторым входами элемента равнозначности„ выход которого соединен с первым входом четвертого элемента И, первый и второй входы задания этало— нов соединены соответственно с вторым входом второго эталона И и с вторым инверсным входом третьего элемента И, выход которого соединен с первым инверсным входом коммутатора, второй вход задания эталона блока соединен с вторым входом третьего элемента И и с вторым инверсным входом второго элемента И, выход которого соединен с Вторым информационным Входом коммутатора, выход первого элемента И соединен с вторым входом четвертого элемента И, выход которого соединен с вторым входом элемента ИЛИ-НЕ, третий информационный вход блока соединен с инверсным входом элемента ИЛИНЕ, выход которого является выходом блока.