Устройство для контроля цифровых блоков

 

Изобретение относится к вычислительной технике и может быть использовано для контроля цифровых объектов. Целью изобретения является увеличение глубины контроля за счет обеспечения контроля i-ro процесса (,..., п, где п - число контрольных точек контролируемого блока ) в заданных допустимых пределах изменения. Устройство содержит блок 5 синхронизации, генератор 1 тестов, узел 2 связи с объектом, схему 4 сравнения, эталонньй блок 3, коммутатор 6, переключатель 7, блок 8 индикации, блок 9 переключателей,, цифроаналоговый преобразователь 10, первый и второй пороговые элементы 11 и 12, первый и второй мультивибраторы 14 и 15, элемент НЕ 13, элементы И 16.1 и 16.2, элемент 11Ш 19, элемент ШМ-НЕ 18, элемент 20 коммутаций (с тремя устойчивыми состояниями ) . Устройство позволяет проверить наличие состязаний между сигналами в цепях контролируемого блока . 2 ил. S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (59 4 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ трольных точек контролируемого блока) в заданных допустимых пределах изменения. Устройство содержит блок

5 синхронизации, генератор 1 тестов, узел 2 связи с объектом, схему 4 сравнения, эталонный блок 3, коммутатор 6, переключатель 7,. блок 8 индикации, блок 9 переключателей, цифроаналоговый преобразователь 10, .первый и второй пороговые элементы

11 и 12, первый и второй мультивибраторы 14 и 15, элемент НЕ 13, элементы И 16.1 и 16.2, элемент ИЛИ 19, элемент ИЛИ-НЕ 18, элемент 20 коммутаций (с тремя устойчивыми состояниями). Устройство позволяет проверить наличие "состязаний" между сигналами в цепях контролируемого бло-! ка. 2 ил.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3881600/24-24 (22) 09.04.85 (46) 30.01.87. Бюл, У 4 (72) В.Л. Волчек, Ж.К. Сучкова и Г.Я. Коган (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 633019, кл. G 06 F 11/00, 1976.

Авторское свидетельство СССР

Р 607218, кл. G 06 F 11/00, 1975. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ

БЛОКОВ (57) Изобретение относится к вычислительной технике и может быть использовано для контроля цифровых объектов. Целью изобретения является увеличение глубины контроля за счет обеспечения контроля i-ro процесса (i=!,..., n, где и — число кон„„SU„„1287164 А 1

1287164

Изобретение относится к вычислительной технике и может быть использовано для контроля цифровых блоков.

При проектировании цифровых блоков не всегда можно учесть разброс 5 и флуктуацию временных характеристик цепей прохождения сигналов, что случайным образом определяет верную и неверную последовательность сигналов, обуславливая тем самым появление

"состязаний" ("гонок") этих сигналов, проявляющих себя в неустойчивых сбоях.

Цель изобретения — увеличение глубины контроля за счет обеспечения контроля i-го процесса (i=1, ° ..,n), n — число контрольных точек контролируемого цифрового блока) в заданных допустимых пределах изменения.

На фиг. 1 показана блок-схема

1предлагаемого устройства; на фиг. 2 . временная диаграмма формирования задержки сигнала, Устройство (фиг,1) содержит генератор 1 тестов, группу узлов 2 согласования потенциалов, блок 3 памяти эталона, схему 4 сравнения, блок 5 синхронизации, коммутатор 6, шину 7 задания режима работы устройства, блок 8 индикации, шину 9 задания предела изменения контролируемого i-ro процесса устройства, цифроаналоговый преобразователь (ЦАП) 10, пороговые элементы 11 и 12, элемент НЕ 13 мультивибраторы 14 и 15, элементы

И 16 и 17, элемент ИЛИ-НЕ 18, элемент

ИЛИ 19, элемент 20 коммутации.

Тесты, по которым проверяется цифровой блок не выявляют наличия нсо- 40 стязаний" ("гонок") между различными сигналами в цепях блока. Наличие "состязаний" ("гонок") приводит к появлению неустойчивых неисправностей (сбоев) при работе блока. Поэтому 4> блок, проверенный только по функциональным тестам, может иметь при работе трудно диагностируемые сбои. Устройство контроля позволяет выявлять наличие "состязаний" ("гонок") между

50 различными сигналами в цепях контролируемого блока, благодаря искусственно вводимой задержке сигнала, участвующего (или подозреваемого в участии) в "состязаниях" "гонках". "Гонка" сигналов описана в том случае,"когда сигналы сдвинуты относительно друг друга на незначительное время et, измеряемое обычно в пределах одно-двух десятков наносекунд. Тогда разброс и флуктуация характеристик цепей прохождения сигналов (задержек и фронтов цифровых элементов) может привести к:изменению последовательности прохождения сигналов, участвующих в

"гонках", а, следовательно, и к сбою (разброс и флуктуация задержек и фронтов цифровых элементов как показывает .опыт может сдвинуть сигнал в преде лах одного-двух десятков наносекунд). (. Поэтому величина искусственно вводимой задержки сигналов для выявлеIt tt ния гонок не превышает несколько десятков наносекунд. Если в этих пределах изменения задержки сигналов происходит сбой, то делается вывод, что подозреваемый" сигнал участвует

11 11 в гонках . Если же сбоя не происходит, то величина искусственно вводимой задержки не увеличивается, а

"подозреваемый" сигнал считается не участвующим в гонках .

Таким образом, ограниченная величина искусственно вводимой задержки сигналов позволяет выявлять истинные "гонки сигналов в цепях цифровых блоков.

Назначение отдельных элементов устройства, ЦАП 10 предназначен для преобразования величины вводимой задержки, заданной в двоичном коде, в аналоговый сигнал (напряжение) и может быть реализован, например, на микросхемах 572ПА1А.

Пороговые элементы 11 и 12 необходимы для установки уровней. сигнала, между которыми должна осуществляться задержка этого сигнала, Пороговые элементы могут быть реализованы, например, на ИМС 521СА1.

Мультивибраторы 14 и 15 предназначены для формирования импульсов, длительность которых определяет величину искусственно вводимой задержки сигнала, причем время парализации мультивибраторов превышает длительность вводимбй задержки.

Элемент 20 коммутации с тремя устойчивыми состояниями, выполняющий функции двунаправленных формирователей сигналов, предназначен для сопряжения устройства контроля и контрольной.точки цифрового блока, на котором вводится искусственная задержка сигнала. (может быть реализован, например, на микросхемах

К589АП16).

1287 з

Устройство работает..следующим образом.

Генератор 1 тестов под действием блока 5 синхронизации вырабатывает тесты проверки, которые подаются на проверяемыи блок через группу 2 .уз5 лов. Реакция блока поступает через узлы 2 на схему 4 сравнения. Блок 3 под действием синхросигналов блока 5 синхронизации считывает значения 10 реакции, соответствующие исправному проверяемому блоку. На шине 9 в двоичном коде задается величина искусственно вводимой задержки того сигнала, который подозревается" в участии в "состязаниях1 . При этом выход элемента 20 подключаетея к той контрольной точке контролируемого блока, в которой находится "подозреваемый" сигнал. Задержка этого сигнала осуществляется следующим образом (фиг.2).

Задерживаемый сигнал поступает на входы пороговых элементов 11. и 12.

При достижении сигнала уровня сра- 25 батывания порогового элемента 11 (этот уровень соответствует уровню логического "0"), срабатывает пороговый элемент 11. Под действием положительного перепада мультивибратор З0

14 вырабатывает импульс, длительность которого определяется величиной напряжения, подаваемого на вход мультивибратора 14 с выхода ЦАП 10, который преобразует заданную величину задержки из двоичного кода в направление. В результате на выходе элемента И-НЕ 18 образуется уровень логического "0", который, воздействуя на управляющий вход элемента 20, пе- 40 реводит его из третьего безразличного состояния в состояние, позволяющее пропускать на свой выход входной сигнал, находящийся на информационном входе, а так как на выходе элемента

ИЛИ 19 образуется уровень логического "0" то и на выходе элемента 20

l 1 11 появляется уровень логического 0

Поэтому прекращается нарастание

11 переднего положительного фронта подозреваемого в состязании" сигнала, . и вместо этого устанавливается уро вень логического "0". По заднему фронту импульса, формируемого мультивибратором 14, на выходе элемента

ИЛИ-НЕ 18 устанавливается уровень логической "1", переводя тем самым элемент 20 в третье (безразличное) состояние. И только тогда начинается

164 нарастание передового положительного фронта подозреваемого" сигнала, осуществляя задержку переднего фронта; на величину д1 — длительности импульса, вырабатываемого мультивибратором 14.

При нарастании переднего фронта задержанный сигнал достигает уровня срабатывания порогового элемента 12 . (этот уровень соответствует уровню логической "1").

Следует отметить,, что при достижении переднего фронта задержанного сигнала уровня логического 11011 первый пороговый элемент 11 не срабатывает, так как время "парализации мультивибраторов 14 и 15 превышало длительность искусственно вводимой задержки.

При достижении переднего фронта задержанного сигнала. уровня логической "1" срабатывает пороговый эле- . мент, но так как его выходной сигнал инвертируется, то мультивибратор 15 не срабатывает, и задержанный сигнал продолжает нарастать до верхнего уровня "подозреваемого" сигнала. Затем начинает формироваться задний фронт 11подозреваемого" сигнала, При достижении задним фронтом уровня логической " 1" (уровня срабатывания порогового элемента 12) срабатывает пороговый элемент 12 и мультивибратор 15 вырабатывает импульс, длительность которого определяется величиной напряжения, подаваемого с выхода ЦАП 10, которое определяет задержку заднего фронта "подозреваемого" сигнала (очевидно, что величины задержки переднего и заднего фронтов одинаковы).

В результате на выходе элемента

ИЛИ-НЕ 18 образуется уровень логического "0", который, воздействуя на управляющий вход элемента 20 вновь переводит его из третьего (" безразличного" ) состояния в состояние, позволяющее пропускать на свой выход входной сигнал. Так как на выходе элемента ИЛИ 19 образуется уровень логической "1", то и на выходе элемента 20 появляется уровень логической "1". Поэтому прекращается спад заднего фронта "подозреваемого" сигнала, и вместо этого устанавливается уровень логической и 111

По заднему фронту импульса, генерируемого мультивибратором 15 на вы1287164 6

5 ходе элемента ИЛИ-НЕ 18 устанавливается уровень логической "1",. переводя тем самым элемент 20 в третье безразличное состояние. И только тогда начинается спад заднего фронта "подозреваемого" сигнала., Так осуществляется задержка заднего фронта "подозреваемого" сигнала на величину ai. В итоге "подозреваемый" сигнал полностью задерживается на 10 величину задержки д .

Выявление наличия "состязания" осуществляется следующим образом.

Выход коммутационного элемента с тремя устойчивыми состояниями элемента 15

20 подключается к той точке контролируемого объекта, в которой находится "подозреваемый" в "состязаниях сигнал (это может быть любая цепь объекта контроля). Затеи задается 20 величина задержки этого сигнала и генератор 1 тестов под действием блока 5 синхронизации вырабатывает тесты проверки. В случае совпадения эталонной реакции и реакции блока по всем тестам при заданной задержке, задается новое большое значение задержки, и вновь осуществляется проверка по всем тестам.. Пределы изменения величины задержки опреде- ЗО ляются конкретным типом логического блока, обуславливающим определенный разброс и флуктуацию временных характеристик его цепей.

Если в заданных пределах измене- 35 ния задержки сигнала осуществляется прохождение всех тестов, то делается вывод, что "подозреваемый" сигнал не участвует в "состязаниях", в ином случае делается вывод о наличии "состязания" и месте его нахождения, что позволяет соответствующим образом корректировать схемные решения контролируемого блока. Таким образом, подключаясь к различным точкам 4> контролируеиого блока, его можно полностью проверить на наличие "состязаний".

Если рассмотреть входную комбина- gp цию (00) на прямых входах элементов

И 16 и 17, то можно увидеть, что в этом случае на выходах обоих элемен-; тов И 16 и 17 будут присутствовать

II н

0 и, следовательно, на выходе,.ИЛИНЕ 18 будет "1", которая переведет элемент 20 в безразличное состояние.

Это обстоятельство использовано в схеме устройства, что проиллюстрировано временной диаграммой на фиг.2, Входную комбинацию 00 нельзя в данном случае рассматривать как запрещенную", так как этот код подается на входы элементов И 16 и 17.

Таким образом, элементы И 16 и 17 и элемент ИЛИ-НЕ 18 обеспечивает формирование сигналов, представленных на временной диаграмме.

Следует отметить, что о наличии постоянной логической "1" на выходе элемента ИЛИ 19 правомерно только для трех входных комбинаций 00, 01 и 11.

При наличии же четвертой оставшейся входной комбинации 10 на выходе элемента ИЛИ 19 будет присутствовать уровень логического "0" (входной сигнал, равный логической "1" на первом входе ИЛИ 19 инвертируется и по ИЛИ складываются два входных сигнала, равных логическому "0").

Таким образом, элемент ИЛИ 19 обеспечивает формирование сигналов, представленных на временной диаграмме на фиг. 2.

Формула и з о б р е т е н и я

Устройство для контроля цифровых блоков, содержащее блок синхронизации, схему сравнения, блок индикации, коммутатор, генератор тестов, блок памяти эталона, причем первый выход блока синхронизации соединен с синхровходом генератора тестов, второй выход блока синхронизации соединен с

1входом считывания блока памяти эталона, группа выходов которого соединена с первой группой входов схемы сравнения, отличающееся тем, что, с целью увеличения глубины контроля за счет обеспечения контроля i-го процесса (i-1,..., п

n,; — число контрольных точек контролируемого цифрового блока) в заданных допустимых пределах изменения, устройство содержит группу узлов согласования потенциалов, цифроаналоговой преобразователь, два пороговых элемента, элемент НЕ, два элемента И, элемент ИЛИ-НЕ, элемент ИЛИ, элемент коммутации и два мультивибратора, причем группа выходов генератора тестов соединена с первой группой входов узлов согласования потенциалов группы, первая группа выходов которого соединена с группой информационных входов контролируемого цифрового блока, группа выходов кото-1 287164, Педозреоа о гонне еи

Юыходюач

Ю е3-мл уетачигы еоетолныо

Ьиодщро гооого злемента f

Sего лоро гиого элемента оыкод мул тибиороутораж г уй4Ф м) еовыход нулг тиоИратора ff

Юыход лоенента юг

Выход. элемента,юл Ю

Составитель А.Сиротская

Редактор Ю.Середа Техред А.Кравчук Корректор;М.Демчик

3аказ 7719/53 Тираж 694 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Ужгород, ул.Проектная, 4 рого соединена с второй группой информационных входов узлов согласования потенциалов группы, вторая группа выходов которого соединена с второй группой входов схемы срав- 5 нения, выход "неравно" которой соединен с информационным входом коммутатора, выход которого соединен с информационным входом блока индикации, группа информационных входов коммутатора подключена к шине зада-. ния предела изменения контролируемого i-ro процесса устройства, а также к информационным входам цифроаналогового преобразователя, выход ко,торого соединен с входами задания длительности импульса первого и второго мультивибраторов, выход первого мультивибратора соединен с прямым входом первого элемента И и с ин-20 версным входом элемента ИЛИ, выход которого соединен,с информационным входом элемента коммутации, управляющий вход которого соединен с выходом элемента ИЛИ-НЕ, первый и второй входы которого соединены с выходами первого и второго элементов

И и инверсными входами соответственно второго и первого> элементов И, выход элемента коммутации соединен с входами первого и второго пороговых элементов и подключен к i-й .контрольной точке контролируемого цифрового блока, выход первого порогового элемента соединен с запускающим входом первого мультивибратора, выход второго порогового элемента соединен через элемент НЕ с запускающим входом второго мультивибратора, выход которого соединен с прямым вхо,!дом второго элемента И и прямым входом элемента ИЛИ, а управляющий вход коммутатора подключен к шине задания режима работы устройства.

Ф мыйеагю ореюиГ веера% 4Ю /ЗфФ

Рйwnff

+4

С, 4фу % ф

@ь