Устройство для формирования адреса следующей микрокоманды

 

Изобретение относится к вычислительной технике и позволяет сократить аппаратурные затраты при построении устройств формирования адреса следующей микрокоманды. Устройство содержит регистр 1 исполнительного адреса, группу элементов ШШ 2, две группы элементов И 3, 4, элемент НЕ 6, блок 9 памяти микропрограмм, дешифратор 8, схему 7 сравнения и шифратор 5. Использование шифратора 5 уменьшает объем памяти микропрограмм за счет того, что в блоке 9 хранится только один исполнительный адрес, а второй формируется в самом устройстве. 1 ил., 1 табл. i (Л

СОЮЗ СОВЕТСНИХ

СОЦИАГ ИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 G 06 F 9 36

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

KPГ. "."Я Pp q

ОПИСАНИЕ ИЗОБРЕТЕНИЯ !1"., „.13

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

С: (21) 3971331/24-24 (22) 28.10.85 (46) 23.03.87. Бюл, Р 11 (72) А.Н.Иванов, В.N.Ðoèàíoâ и Л.В.Солодова (53) 681.325(088.8) (56) Кравцов Л.Я., Черницкий Г.И.

Проектирование микропрограммных устройств управления. — JI.: Энергия, 1976, с. 58-65. е о

Авторское свидетельство СССР

Ф 888121, кл. G 06 F 9/32, 1981, „.SU„„1298746 A 1 (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСА СЛЕДУ16ЦЕЙ МИКРОКОМАНДЫ (57) Изобретение относится к вычислительной технике и позволяет сократить аппаратурные затраты при построении устройств формирования адреса следующей микрокоманды. Устройство содержит регистр 1 исполнительного адреса, группу элементов ИЛИ 2, две группы элементов И 3, 4, элемент

НЕ 6, блок 9 памяти микропрограмм, дешифратор 8, схему 7 сравнения и шифратор 5. Использование шифратора

5 уменьшает объем памяти микропрограмм за счет того, что в блоке 9 хранитая только один исполнительный адрес, а второй формируется в самом устройстве. 1 ил., 1 табл.

12987

Изобретение относится к вычислительной технике и может быть использовано в микропрограммных устройствах управления, например, для формирования адреса следующей микрокоманды при организации переходов в алгоритмах тестов функциояального и функционально-динамического контроля запоминающих устройств (ЗУ).

Цель изобретения — упрощение уст †. 1О ройства за счет уменьшения необходимого объема памяти.

На чертеже показана функциональная схема предлагаемого устройства для формирования адреса следующей мик р ок ома нды.

Устройство содержит регистр 1 исполнительного адреса, группу элементов ИЛИ 2, первую группу 3 элементов

И, вторую группу 4 элементов И, шиф- 20 ратор 5, элемент HE 6, схему 7 сравнения, дешифратор 8, блок 9 памяти микропрограмм (БПМИ). Кроме того, на чертеже показаны код 10 исполнительного адреса микрокоманды, код 11 пре«25 образованного адреса мнкрокоманды, код 12 адреса микрокоманды, хранящийся в блоке 9, код 13 условия перехо,да, хранящийся в блоке 9, унитарный код 14.1, 14.2, ..., 14.i, ..., 14.r

30 условия перехода, код 15.1 15.2.

15. i, ..., 15. т условия перехода операционного автомата, прямое 16 и инверсное 17 значения результата сравнения кодов условий перехода, вход 18 начальной установки устройства, вход 19 синхронизации устройства.

Устройство работает следующим образом.

Перед началом работы на вход l8 устройства подают сигнал, который устанавливает в регистре 1 исполнительного адреса код 10 исходного адреса выполняемой микрокоманды. Данный код 10 адреса поступает в операционный автомат (не показан) для выполнения необходимой микрокоманды.

Кроме того, код 10 адреса поступает на адресные входы блока 9 и на входы шифратора 5. Иэ блока 9 считывает- 50 ся код 12 первого адреса следующей микрокоманды и код 13 условия, которое надо выполнить в данной микрокоманде, чтобы перейти к следующей микрокоманде. На выходах шифратора

5 формируется код 11 второго адреса следующей микрокоманды. В процессе выполнения каждой микрокоманды код — время переключения элемента И; — время переключения элемента

Hc KJIIoqAlolIIE е или, — число разрядов адреса микрокоманды. где t< г

46 2

13 условия перехода поступает на вход дешифратора 8. С выходов дешифратсра унитарный код 14,1, 14.2,...,14.i,. ° .,14 ° 4 условия перехода поступает на первую группу информационных входов схемы 7 сравнения.

На вторую группу информационных входов схемы 7 сравнения в то же время поступает код 15.1, 15.2, 15.i ..., 15.r условия перехода сформированный в операционном автомате при выполнении текущей микрокоманды. Если происходит совпадение кода 14.1, 14,2, ..., 14,i ..., 14,r условий перехода с кодом 15, 1, 15.2,...,15.i,15.r условий перехода, то на выходе схемы 7 сравнения формируется положительный сигнал 16, который поступает на первые входы элементов И второй группы 4. В противном случае, на выходе схемы 7 сравнения будет отрицательный сигнал 16. В первом случае на входы регистра 1 адреса через группу 2 элементов ИЛИ и вторую группу 4 элементов Ипоступает код 11 второго адреса следующей .микрокоманды с выходом шифратора 5.

Во втором случае положительный сигнал 17 разрешает прохождение на входы регистра исполнительного адреса

1 через группу 2 элементов ИЛИ и первую группу 3 элементов И кода 12 первого адреса следующей микрокомац; дь1 с выходов блока 9. Код адреса следующей микроманды фиксируется в регистре 1 исполнительного адреса синхрониэирующими импульсами, поступающими на вход 19.

Шифратор 5 описывается таблицей истинности. Шифратор 5 выполнен таким образом, что значение кода на его выходе всегда на единицу больше, чем на входе.

Ниже приводится таблица истинности шифратора для случая четырехразрядного адреса микроманды.

Быстродействие шифратора 5 определяется временем срабатывания его старшего разряда, которое выражается формулой

0

0

0

0

0

0

0

3 129874

В ряде случаев для малых значений

m формирование адреса следующей микрокоманды шифратора 5 осуществляется быстрее, чем выборка второго адреса микрокоманды из БПМП, как это делается в известном устройстве. Например, для m = 4 формирование адреса следующей микрокоманды преобразователем кода, выполненного на микросхемах 155 (серии элемент И-155ЛИ1, эле- t0 мент НЕ-155ЛН1, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ-155ЛП5), осуществляется примерно за 60 нс, тогда как время выборки адреса из блока 9, выполненного на микросхемах 155РУ2, составляет при- 15 мерно 100 нс. формула изобретения

Устройство для формирования адре- 20 са следующей микрокоманды, содержащее регистр исполнительного адреса, группу элементов ИЛИ, две группы элементов И, элемент НЕ, блок памяти микропрограмм, дешифратор и схему 25 сравнения, причем вход начальной установки и вход синхронизации регистра исполнительного адреса являются одноименными входами устройства, выход регистра исполнительного адреса ЗО соединен с адресным входом блока паI

6 4 мяти микропрограмм, выходы первой группы которого подключены к первым входам элементов И первой группы, выходы которых соединены с первыми входами элементов ИЛИ группы, выходы которых подключены к информационным . входам регистра исполнительного адреса, выходы второй .группы блока памяти микропрограмм соединены с входами дешифратора, выход которого подключен к первому информационному входу схемы сравнения, второй информационный вход которой является входом кода условия перехода устройства, выход признака равенства схемы сравнения соединен с первыми входами элементов И второй группы и через элемент НЕ с вторыми входами элементов И первой группы, выходы элементов И второй группы соединены с вторыми входами элементов ИЛИ группы, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства sa счет уменьшения необходимого объема памяти, оно содержит шифратор, вход которого соединен с выходом регистра исполнительного адреса, а выход подключен к вторым входам элементов И второй группы, выход регистра исполнительного адреса является выходом устройства.

1298746

Продолжение таблицы

0

О

Составитель И. Поливода

Техред N.Õîäàêè÷ Корректор А. Зимокосов

Редактор Е.Папп

Заказ 890/51

Тираж 673 Подписное

ВНИКНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4