Устройство декодирования для системы передачи цифровых сигналов

 

Изобретение относится к электросвязи и может быть использовано в телеметрии и при передаче данных, В данной системе сигнал формируется путем кодирования каждой информационной комбинации кодом Хемминга или ,. другим кодом, исправляющим однократную ошибку и обнаруживающим двукратные ошибки. Затем в каждое слово (п, k - код) добавляется символ четности. Кроме того, добавляются символы четности путем проверки на четность одноименных символов m слов, часть избыточных символов поэлементно суммируется с эталонным кодом, например, типа М-последовательности или кода Баркера. При приеме производится восстановление элементов эталонного кода и вычисляется функция взаимной корреляции восстановленного и местного эталонного кодов. Основной пик этой функции является синхросигналом групповой синхронизации. Затем производится проверка ка;адого столбца и строки на четность и вычисление для каждой строки синдрома, формирование кода, отображающего образ ошибки, и декодирование с коррекцией ошибки либо только по синдромамS либо по пересечению сигналов нечетности строк и столбцов, либо коррекция производится в два этапа (сначала по синдрому, потом по пересечению строк и столбцов матрицы). Это позволяет повысить помехоустойчивость системы за счет введения в цифровой сигнал избыточности , позволяюгцей исправлять все трехкратные и значительную часть че- . тырехкратных ошибок при сохранении высокой помехоустойчивости тракта групповой синхронизации, 2 з.п. ф-лы, 5 илс 00 СП 00 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН, (51}4 Н 04 Ь 1 10

1 Ъ

/ с

J ð с

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н ABTGPCHGMV СВИДЕТЕЛЬСТВУ (21) 3864259/24-24 (22) 22.02.85 (46) 23.04.87. Бюл. У 15 (71) Ленинградский электротехнический институт связи им. М.А. Бонч-Бруевича (72) P.Т. Сафаров, Г.М. Сидельников, Е.В. Медведев и А.А. Сухинин (53) 621.398(088.8) (56) Шляпоберский В.И. Основы техники передачи дискретных сообщений. М.:

Связь, 1973, с. 329.

Авторское свидетельство СССР

Ф 1091359, кл. Н 04 Ь 1/10, l983. (54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ ДЛЯ

СИСТЕМЫ ПЕРЕДАЧИ ЦИФРОВЫХ СИГНАЛОВ (57) Изобретение относится к электросвязи и может быть использовано в телеметрии и при передаче данных. В данной системе сигнал формируется путем кодирования каждой информационной комбинации кодом Хемминга или, другим кодом, исправляющим однократную ошибку и обнаруживающим двукратные ошибки. Затем в каждое слово (и, код) добавляется символ четности.

Кроме того, добавляются символы четности путем проверки на четность одноименных символов m слов, часть из„„SU„, 1305 84 быточных символов поэлементно суммируется с эталонным кодом, например, типа M-последовательности или кода

Баркера. При приеме производится восстановление элементов эталонного кода и вычисляется функция взаимной корреляции восстановленного и местного эталонного кодов. Основной пик этой функции является синхросигналом групповой синхронизации. Затем производится проверка каждого столбца и строки на четность и вычисление для каждой строки синдрома, формирование кода, отображающего образ ошибки, и декодирование с коррекцией ошибки либо только по синдромам, либо по пересечению сигналов нечетности строк и столбцов, либо коррекция производится в два этапа (сначала по синдрому, потом по пересечению строк и столбцов матрицы). Это позволяет повысить помехоустойчивость системы за счет введения в цифровой сигнал избыточности, позволяющей исправлять все трехкратные и значительную часть четырехкратных ошибок при сохранении высокой помехоустойчивости тракта групповой синхронизации. 2 з.п. ф-лы, 5 ил с

1 13058

Изобретение относится к передаче информации и может быть использовано для декодирования цифровых сигналов при требуемой высокой достоверности приема информации. 5

Цель изобретения — пбвышение помехоустойчивости за счет исправления всех трехкратных и части четырехкратных ошибок.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 —,. функциональная схема логического блока; на фиг. 3 — функциональная схема матричного корректора ошибок; на фиг. 4 — функциональные схем соответственно первого, второго дешифраторов; на фиг. 5 — функциональная схема третьего дешифратора.

Устройство (фиг. 1) содержит входы устройства 1, первый и второй блоки 2, 3 двоичных сумматоров, первый 4, второй 5, третий 6 и четвертый 7 блоки элементов И, первый 8, второй 9 и третий 10 дешифраторы, блок ll декодеров Хемминга, матричный корректор 12 ошибок, логический блок 13 и регистр 14.

Логический блок 13 (фиг. 2) содержит шифратор 15 на диодах 16, образующих матрицу с горизонтальными 17 и вертикальными 18 шинами, первый 19, второй 20 и третий 21 элементы И, нагрузочные элементы 22 и источник 23 питания.

Матричный корректор 12 ошибок (фиг. 3) содержит первую 24 и последнюю 25 группы элементов И 26.

Первый и второй дешифраторы (фиг.4) содержат диодную матрицу 27 с диодами 28 и горизонтальными 29 и вертикальными 30 шинами, элементы ИЛИ 31, нагрузочные резисторы 32 и источник 33 питания.

Третий дешифратор (фиг. 5) содержит диодную матрицу 34 с диодами 35 и горизонтальными 36 и вертикальными .37 шинами, элементы ИЛИ 38, нагрузочные резисторы 39 и источник 40 питания.

Устройство работает следующим образом.

Входной сигнал, поступающий на устройство, представляет собой матрицу, содержащую ш слов (столбцов) по и символов (строк) в каждом слове. В конце каждого столбца и строки добавляется по одному символу четности. Таким образом, на вход устройства по84 2 ступает сигнал, состоящий из m n информационных символов, затем контрольные слова длиной m+n+1, образованные суммированием по модулю два информационных элементов и затем результат суммирования по модулю два контрольных слов, Сигнал синхронизации поступает на

5-9 входы устройства. Одновременно входной сигнал поступает на L,-L входы устройства.

В 2-ом блоке 3 двоичных сумматоров вычисляются коэффициенты

oL;= Q+ ", а„gС,,О+ К, l 1 где а;> и С; — принятые элементы

i-строки матрицы.

Коэффициент К = О, если элементы эталонного кода, участвующие в формировании строки, имеют четное число "1". Коэффициент К = 1, если число единиц нечетное.

Предварительно (на чертеже не показано) вычисляются коэффициенты ;=O К,, О P„ ОК, I 1 где а и P — принятые элементы

1) )

J-ã0 столбца, К вЂ” поправочный коэффициент равный О при четном числе единиц элементов эталонного кода, участвующих в формировании j-го столбца, К = 1 при нечетном числе единиц.

В блоке декодеров Хемминга, содержащем m декодеров, каждый декодер вычисляет синдром

R; = е ° е,...,е,е,.

Если в строке матрицы вознйкает однократная ошибка, то синдром показывает номер искаженной в строке посыпки. По синдромам R R Rg, R „„ блок ll декодеров Хемминга вырабатывает сигналы для инвертирования в выходном регистре тех информационных посылок, которые искажены.

Все символы матрицы вводятся в регистр 14. Сигналы коррекции ошибок из блока 11 декодеров Хемминга поступают в выходной регистр.

Синдром Н<, В,...,R, отображает числа от О (R; ОООО) до 2 — 1 (R = 1111). Из блока 11 на вход пер1 вого дешифратора 8 поступают сигналы о состоянии синдромов ("О", если Б;

= ОООО и "1", если R содержит хотя бы одну единицу). Первый блок 2 двоичных сумматоров вь1дает сигналы о

m коэффициентах oL; . Эти коэффициенты равны "О" или "1" °

3 1305884 4

Второй блок 3 двоичных сумматоров Если вырабатывается команда "Х+", то выдает сигналы об и коэффициентах сначала работают только декодеры Хемминга. Затем в течение Kt4 произвоВторой дешифратор 9 выдает на вход дится повторное вычисление коэффицилогического блока 13 сигнал Z<;, 5 ентов рС; и fq и коррекция оставшихэта сумма принимает значения 0,1,2, ся исправляемых ошибок матричным кор3,4. ректором ошибок путем инвертирования

Третий дешифратор 10 выдает на выявленных ошибочных символов. Затем вход логического блока 13 сигнал X », из выходного регистра считываются ин81% но при этом в логический блок вводят- 10 формационные символы и происходит ся лишь значения 0,1,2,3,4. очищение (обнуление) ячеек выходного

Первый дешифратор 8 выдает сигнал регистра.

Зта сумма принимает значения

0,1,2,3,4. Формула изобретения ,погический блок 13 на основе ана- 15 1. Устройство декодирования для лиза .,с .;, Е. Я> и gR; вырабатывает системы передачи цифровых сигналов

Э содержащее регистр, первый выход коСигнал "X означает, что произош- торого является первым выходом устла ошибка r-й кратности, которая ройства, о т л и ч а ю щ е е с я должна быть исправлена декодером 11 тем, что, с целью повышения помехоус20

Хемминга. Сигнал "+" означает, что тойчивости путем исправления всех ошибка должна быть исправлена мат- трехкратных и части четырехкратных ричным корректором 12 ошибок, на вы- ошибок, в устройство введены блоки ходы которого поступают из блока.2 элементов И, блок декодеров Хемминдвоичных сумматоров сигналы,, а га, первый и второй блоки двоичных из блока 2 двоичных сумматоров сигна- сумматоров, дешифраторы, матричный лы p . Сигнал "Х+" означает, что корректор ошибок и логический блок, сначала должна быть исправлена часть выход первого блока элементов И со-ошибок декодерами 11 Хемминга, а за- . единен с объединенными первыми вхотем матричным корректором 12 ошибок ° дами первого блока двоичных сумма30;

За время длительности кадра (мат- Iòoðîâ и регистра, выход второго блорицы), равной T = N, где N — общее ка элементов И соединен с объединенчисло символов; — длительность од- . ными первым входом второго блока двоной посылки, производятся следующие ичных сумматоров и вторым входом реоперации: 35 гистра, выход третьего блока элемен1) съем данных в выходной регистр 14 тов И соединен с первым входом блока из блока 2 двоичных сумматоров и бло- декодеров Хемминга, первый и второй ка 11 декодеров Хемминга; на эту опе- выходы которого соединены соответстрацию отводится время Д1<, венно с третьим входом регистра и

2) определение вида ошибок (опоз" первым входом первого дешифратора, „40 навание образа ошибок) за время й1 ; выходы первого блока двоичных сум3) коррекция ошибок декодерами маторав соединены с объединенными

Хеммннга (St>); первыми входами второго дешифратора

4) повторное вычисление коэффици- и матричного корректора ошибок, выентов и и коррекция оставшихся ходы второго блока двоичных суммато. 45

1 ошибок матри ным корректором ошибок ров соединены с объединенными первым (1 4)1 входом третьего дешифратора, вторыми

5) считывание данных из выходного входами матричного корректора оширегистра (at ).

5 50 бок и вторыми входами блока декодеСначала весь массив данных прохо- ров Хемминга, выходы первого, втородит через второй и третий блоки чет- ro и третьего дешифраторов соединены вертых-шестых элементов И и подается соответственно с первыми, вторыми и на входы блоков 2, 3 и 11, а также третьими входами логического блока, переносится в выходной регистр 14. В, первый, второй, третий и четвертый 55 течение д1. происходит опознавание выходы которого соединены соответстобраза ошибок и формирование команд венно с первым входом четвертого блона коррекцию. За время ht< исправля- ка элементов И, третьим входом матются ошибки декодерами 11 Хемминга. ричного корректора ошибок, третьим

1305884 входом блока декодеров Хемминга и объединенными четвертыми входами блока декодеров Хемминга и матричного корректора ошибок, выходы которого соединены с четвертыми входами регистра, второй и третий выходы регистра соединены соответственно с вторым и третьим входами четвертого блока элементов И, первый и второй выходы которого соединены с вторыми входами 10 соответственно первого и второго блоков двоичных сумматоров, первые входы первого, второго и третьего блоков элементов И, объединенные вторые входы первого, второго и третьего бло-15 ков элементов И, пятый вход блока декодеров Хемминга, четвертый вход четвертого блока элементов И, пятый вход регистра и объединенные вторые входы первого, второго, третьего дешифра- 20 торов и четвертый вход логического блока является соответственйЬ первым, вторым, третьим, четвертым, пятым., шестым, седьмым, восьмым входами устройства.

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что логический блок содержит шифратор, элементы ИЛИ, нагрузочные элементы и источник питания, выход которого через соответствующий нагрузочный элемент соединен с первыми входами шифратора, вторые, третьи и четвертые входы шифратора являются соответственно первыми, вторыми и третьими выходами логического блока, объединенные первые входы первого, второго и третьего элементов

ИЛИ являются четвертым входом логического блока, первый выход шифратора является первым выходом блока, соответствующие вторые, третьи и четвертые входы шифратора соединены с вторыми входами соответствующих элементов ИЛИ, выходы которых являются соответственно третьим, вторым и четвертым выходами логического блока.

3. Устройство по п. I о т л и— ч а ю щ е е с я тем, что матричный корректор ошибок содержит по числу разрядов декодируемого слова группы элементов И, первый и объединенные вторые входы элементов И первой группы являются соответственно первым и третьим входом корректора, выходы элементов И первой группы соединены с объединенными первыми входами соответствующих элементов И остальных групп, объединенные вторые входы элементов И каждой группы,, кроме первой, являются вторыми входами корректора, объединенные третьи входы элементов И всех групп, кроме первой, являются четвертым входом корректора, выходы элементов И всех групп, кроме первой являются выходами корректора.

1305884

1305884

"а" лр

Аиад

"Д"

Составитель В. Бородин

Редактор А. Шандор Техред Л.Олейник

1(орректор М.. Шароши

Заказ 1988 Тира к 639

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раунская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r.Óÿãîðoä,. ул. Проектная, 4