Устройство для определения старшего значащего разряда

 

Изобретение относится к области вычислительной техники, а именно к устройствам для определения f7f,.r старших значащих разрядов, и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах приема и передачи информации . Цель изобретения - расширение области применения за счет фиксации двоичного кода номера старшего нуля, подсчета числа единиц и нулей в) входном коде и сохранения результатов работы устройства после окончания действия.входного кода. Устройство содержит группу элементов И 7, три элемента И 3, 9.и 10, элемент ИЛИ 8, три счетчика 5, 13 и 14, три дешифратора 6, 11 и 12, группу регистров 16, генератор 1 импульсов, триггер 2 и элемент задержки 4. 1 ил.§ (Л с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (51) 4 C 06 Р 9/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ l3 „

Н АВТОРСКОМУ СВИДЕТЕЛВСТВУ (21) 4029751/24-24 (22) 22,02.86 (46) 15.05.87, Бюл, Ф )8 (71) Харьковский авиационный институт им ° Н.Е.Жуковского (72) Ю.И,Ялинич, В,Ю.Ларченко, В,И,Хлестков и М,Ф.Холодный (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 898432, кл. G 06 F 1978.

Авторское свидетельство СССР

У 1164707, кл, Г 06 F 9/46, 1983. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

СТАРШЕГО ЗНАЧАЩЕГО РАЗРЯДА (57) Изобретение относится к облас-, ти вычислительной техники, а имен— но к устройствам для определения старших значащих разрядов, и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах приема и передачи информации, Цель изобретения — расширение области применения за счет фиксации двоичного кода номера старшего нуля, подсчета числа единиц и нулей в.о входном коде и сохранения результатов работы устройства после окончания действия входного кода.

Устройство содержит груплу элементов

И 7, три элемента И 3, 9.и 10, элемент ИЛИ 8, три счетчика 5, 13 и 14 три дешифратора 6, 11 и 12> группу регистров 16, генератор 1 импульсов, стриггер 2 и элемент задержки 4. 1 ил..

1310822!

О!

20

35

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам для определения старших значащих разрядов, и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах приема и передачи информации.

Цель изобретения — расширение области применения устройства за счет фиксации двоичного кода номера старшего нуля, подсчета числа единиц и нулей во входном коде и сохранения результатов работы устройства после окончания действия входного кода, На чертеже представлена структурная схема устройства, Устройство содержит генератор 1 импульсов, триггер 2, элемент И 3, элемент задержки 4, счетчик 5, дешифратор 6, группу элементов И 7, элемент ИЛИ 8, элемент И 9, элемент И 10, дешифраторы 11 и 12, счетчики 13 и 14, группу элементов ИЛИ 15, группу регистров 16, входы 17 разрядов входного кода устройства, вход 10 запуска устройства, выход 19 "Конец работы" устройства, группу информационных выходов 20 устройства, группу кодовых выходов 2! устройства, груп-. пу кодовых выходов 22 устройства, Устройство работает следующим образом.

Исходное состояние устройства устанавливается при подаче на вход !

8 запуска устройства положительного импульса, который сбрасывает в нулевое состояние триггер 2, счетчики

13 и 14 и устанавливает единичный код 00 ... 01 в счетчике 5 ° Состояние регистров 16 группы произвольное, На входы 17 устройства подан анали— зируемый двоичный код, !

Работа устройства начинается после окончания импульса на вхоце 18 устройства. По заднему фронту очередного положительного тактового импульса на выходе генератора 1 происходит установка триггера 2 по его тактовому входу (на информационный вход триггера 2 постоянно подаетея единичный сигнал), что отпирает элемент И

3 по прямому входу (по инверсному входу элемент И 3 открыт нулевым сигналом с последнего выхода дешифратора. 6) и тем самым разрешает поступление следующего тактового импульса через элемент И 3 на вход элемента задержки 4 и на первые входы элементов И 9 и 10, До момента прихода тактового импульса происходит процесс установления истинных сигналов на вторых входах э.пементов И 9 и 10, При этом единичный код, записанный в счетчике 5, обеспечивает формирование на первом выходе дешифратора 6 единичный сигнал, который разрешает прохождение с входа 17 устройства через элемент И 7 старшего разряда входного кода. Если этот разряд pa- . вен "1", то единичный сигнал формируется на прямом выходе элемента ИЛИ

8, т,е, отпирается по второму входу элемент И 10, если ан равен "0", то единичный сигнал устанавливается на инверсном выходе элемента ИЛИ 8, т.е. отпирается по второму входу элемент

И 9. Таким образом, при равенстве единиц разряда входного кода тактовый импульс проходит через элемент

И 10 и поступает на управляющий вход дешифратора 11, на нулевом выходе которого формируется импульс положительной полярности, через первый элемент ИЛИ 15 разрешающий запись в пер вый регистр 16 кода с выходов счетчика 5, в результате чего в первом регистре 16 фиксируется двоичный код номера старшей единицы входного кода, При нулевом состоянии старшего разряда входного кода тактовый импульс проходит через элемент И 9 и поступает на управляющий вход дешифратора 12, на нулевом выходе которого возникает положительный импульс, который через последний элемент ИЛИ

15 разрешает запись в последний регистр !6 кода с выхода счетчика 5, в результате чего в последнем регистре 16 фиксируется двоичный код номера старшего нуля входного кода. !

После окончания тактов ого импульса (по его заднему фронту) происходит увеличение на единицу содержимого счетчика 13 (когда анализируемый разряд входного кода "1") или счетчика 14 в противном случае„ а также счетчика 5, но с небольшой задержкой, связанной с прохождением тактового импульса через элемент задержки 4. Использование элемента задержки 4 позволяет обеспечить снятие единичного сигнала с входа разрешения записи соответствующего регистра

16 до того, как начнутся переходные процессы на выходах счетчика 5, и!

310а тем самым гарантировать надежную работу Устройств а.

Переключение счетчика 5 в состояние 00 ... 010 вызывает формирование на втором выходе дешифратора 6 еди5 ничного сигнала, который разрешает прохождение с второго входа 17 устройства через второй элемент И 7 второго разряда входного кода. Если он "1", то отпирается по второму вхо-10 ду элемент И 10, если "2", то откры-. вается по второму входу элемент И 9.

Новый такт работы устройства на— чинается с формирования на выходе генератора 1 очередного тактовоro !5 импульса, причем устройство работает аналогично указанному, Работа устройства заканчивается после анализа последнего разряда входного кода, за которым следует 20 увеличение содержимого счетчика 5 до следующего числа и соответствующее переключение дешифратора 6, в результате чего единичный сигнал формируется на последнем выходе дешифратора 25

6, являющимся выходом !9 "Конец работы" устройства, и одновременно запирает элемент И 3 по его инверсному входу, прекращая тактирование устройства. Результаты работы устройства 30 зафиксированы в регистрах 16 группы и в счетчиках 13.и 14: в первом регистре 16 (на первой группе выходов

20 устройства) фиксируется двоичный код номера старшей единицы входного кода, во втором регистре 16 (на второй группе выходов 20 устройства) двоичный код номера следующей по порядку единицы и т,д,; в последнем регистре 16 (на последней группе выхо- 40 дов 20 устройства) фиксируется двоичный код номера старшего нуля входного кода, в предпоследнем регистре

16 — двоичный код номера следующего по порядку нуля и т.д.; в счетчике 45

13 (на группе выходов 21 устройства) фиксируется код числа единиц во входном коде, а в счетчике 14 (на группе выходов 22 устройства) — двоичный код числа нулей во входном коде, 5О

Формула изобретения

Устройство для определения . старше го значащего разряда, содержащее группу элементов И, первый элемент

Ии элемент ИЛИ, о тли ч ающе е» с я тем, что, с целью расширения

22 4 области применения за счет фиксации двоичного кода номера старшего нуля, подсчета числа единиц и нулей во входи ом коде и сохранения результатов работы устройства после окончания действия входного кода, устройство содержит три счетчика, три дешифратора, второй и третий элементы И, группу регистров, генератор импульсов, триггер и элемент задержки,. причем вход запуска устройства соединен с входом установки в "1" первого счетчика и входами сброса второго и третьего счетчиков и триггера, тактовый вход которого соединен с выходом генератора импульсов и первым прямым входом первого элемента И, второй прямой и инверсный входы которого соединены соответственно с выходом триггера и выходом "Конец работы" устройства, соединенным с первым выходом первого дешифратора, остальные выходы которого соединены соответственно с первыми входами одноименных элементов И группы, вторые входы которых являются входами одноименных разрядов входного кода устройства, выходы элементов И группы соединены с входами элемента ИЛИ, прямой и инверсный выходы которого соединены с первыми входами соответственно второго и третьего элементов И, вторые входы которых соединены с выходом первого элемента И и входом элемента задержки, выход которого соединен с счетным входом первого счетчика, группа выходов которого соединена с группой входов первого дешифратора и с группами информационных входов всех регистров группы, группа выходов каждого из которых является соответствующей группой информационных выходов устройства; выход второго элемента И соединен с управляющим входом второго дешифратора и со счетным входом второго счетчика, группа выходов которого является первой группой кодовых выходов устройства и соединена с группой входов второго дешифратора, каждый i-й выход которого (i = О, 1, n-l, и - число разрядов входного кода) соединен с первым входом (i+1)-го элемента ИЛИ группы, выход третьего элемента И соединен с управляющим входом третьего дешифратора и со счетным входом третьего счетчика, группа выходов которого является второй группой кодовых вы 1310822 6

ИЛИ группы, выход каждого элемента

ИЛИ группы соединен с тактовым входом одноименного регистра гру— ппы. ходов устройства и соединена с группой входов третьего дешифратора, каждый -й выход которого соединен с вторым входом (n-i)-го элемента

Составитель Г.Пономарева

Редактор M,Äûëûí Техред Л.Олейник Корректор С.Черни

Заказ 1892/45 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, МосКВа, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для определения старшего значащего разряда Устройство для определения старшего значащего разряда Устройство для определения старшего значащего разряда Устройство для определения старшего значащего разряда 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах с асс циативной выборкой

Изобретение относится к вычислительной технике, может быть использовано в ассоциативных запоминающих устройствах, в схемах выбора приоритета и является усовершенствованием устройства по авт

Изобретение относится к вычислительной технике, а именно к устройствам приоритета

Изобретение относится к вычислительной технике, в частности к устройствам приема и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними и запоминающими устройствами, а также в автоматизированных банках данных

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними устройствами или -запоминающими устройствами с многоформатным представлением данных

Изобретение относится к вычислительной технике и может быть использовано в схемах приоритета, в ;- системах аппаратного контроля средств вычислительной техники

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах,Цепь изобретения - расширение класса решаемых задач за счет преобразования прямого кода в дополнительный код числа

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике, а точнее к приоритетной обработке данных, и предназначено для использования в мультипроцессорных системах, в локальных сетях и в системах распределенного управления

Изобретение относится к вычислительной технике и может быть использовано для организации доступа к коллективно используемому ресурсу

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в локальных вычислительных сетях с шинной топологией для управления передачей пакетов данных через общий канал

Изобретение относится к способам управления перегрузкой сообщениями элементарной программы в электронной системе коммутации

Изобретение относится к области вычислительной техники и может быть применено в системах обмена данными

Изобретение относится к отвечающей системе, то есть способной к работе в реальном масштабе времени и толерантной к ошибкам системе для обработки сигналов, с множеством блоков обработки данных, которые соединены друг с другом через блоки передачи данных

Изобретение относится к вычислительной технике и может найти применение в отказоустойчивых многопроцессорных системах для перераспределения нагрузки между процессорами во время отказов

Изобретение относится к вычислительной технике и может быть использовано в устройствах последовательно-параллельного обслуживания запросов абонентов с переменным распределением потоков информации по линиям связи
Наверх