Устройство для вычисления среднего арифметического
Илоброп иие отиогиггя к вычшмитель iioii технике и может примепитьея для : лектрора;1иои:п ереиий. Целью изобретения является упрощение устро11етиа. Устройство содержит бл(ж 5 сраннеиия с нулем, регистр 7 суммы чисел нходной последоЕ ательности, сумматор 8 вхо.чиой иос.чедовательности чисел , pel истр 9 результата, сумматор 10 (ie- ;и , 11)Тата. peiMicij) 11 суммы онориых чисе, 1, сумматор 12 опорных чисел, элементы 11Л11- HF. 14, 16, элементы И-НН 15, 17. 18, генератор 19 имиу.чьсов, коммутатор 20. Упрощение устройства достигнуто за счет накопления суммы онорпых чисел с последукмцим их Н1)1чигапием из суммы чисе.ч входной иоследовате.чьиости. 2 и,ч. со N3 Oi оо
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 4 (> 1>6 15/;36
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. (>„" q н - >ГОСУДАРСТ8ЕККЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 40025>48> 24-24 (22) 03.01.86 (46) 23 0;>.87. 1>н>л ¹ 1!) (71), I(. íèít р;>дский инс>итут точной м(кнllèêè и оптики (72) 13 Л. 1!рянин>ников и f3..Ч. (l;ttt;ttthtttt (53) 681.32 (088.8) (56) Л!3(ор(кое . видст(лl,сT>3() (,(,(.Р
¹ 76200!), h,> (> 06 f. 15, 36, 107().
Л()чорско(свидетельство (.((.!) № 11!)3688, кл. (i 06 15,, 36, 1!)84. (54) У(. Г!>()11(.Т13() I,, >! 131>11111(.. 1f .1111>1 (;!)! .;11!1:.! () ) !)11(!) Ч1:. Г11(!1:(.);()! () (5)i ) 1! 3()(>f)(I< ние ()Tll()< и гся к вычи(л>3 гель,;„SU 1312613 А 1 ной T(%tilth(и Nt()tK(т применяться для >.чектрорвдиоивмерений 1(ельк> ив<и>ретения являеч с>1 уирон(еtllt(сч ройс гtt
7 (>> >>t >I t>! 111((. 1 It > < >;1 t t <)kt I 1()(.Чедо(32>те.Ч ьн ос 1 и, < > м >t it 1 ор 8 13 <о t tt<) It II()<. . 1(I () 13(IT(il ьно(Tlt и!сел, ре>истр 0 ревультити, суммитор 10 р(з льl ити, р(гистр 11 ), ммы <нн)рны. чисел, суммитор 12 <)lt()f>«I>tx чисел, ),>ементы 11, 111f! f; 14, 16, >лементы 11-г11-. 15, 17, 18, генер;>тор 19 импульсов, коммутитор 20. Унрои((нис усгро> (сгв(1 достигнуто ви счет никонления с> ммы онорны; чисел с последу>онгим
It# t3t,I÷è г;>ни(м из суммь> чисе.1 1)ч>днюй носледовительности. 2 Itiл.
1312613
Изобретение относится к вычислительной технике и мож T быть использовано в цифровоп электроизмерительной технике и автомя гике. (ель изобретения — упрощение устройств <.
1 lа фиг. 1 приве:!е><я функциональная сx<. ìà у< òðîéòâà; на фиг. 2 — временные диаграммы, поясняк)щие работу устройства.
Устройство содержит информационные входы 1, вход 2 временного интервала, входы 3 опорного числя, выходы 4, блок 5 сравнения с нулем, выход 6 блоки сравнения с нллс м, регистр 7 сумл<ы чисел входной Ilo
«лс ловите.>ьностп, сум мятор 8 входной floследовательности чисел, регистр 9 резульгя))), сумматор 10 результата, регистр 11
<уммы опорных чисел, сумматор 12 опорных чисел, синхронизатор 3, первый элемент
1!. 1И-111 . 14. первый элемент И-НЕ 15, второй элс мент ИЛИ-11Е !6, второй 17 и трегий !8 элементы И-)!Е, генератор 19 импуль«)is и коммутатор 20.
Устройство работает следующим образом.
Усрслняемая числовая последователь <>< ть Л) поступает пя входы 1, соединенные с входoM Л коммутатора 20. Опорное число
М)) п<>ступяст на входы 3, соединенные с входами В сумматоров 10 и 12.
11олный цикл работы устройства состоит из, h<)T<)()<)) выполняется операция сложения Is )l<ð>s)>ì и третьем накапливающих сумматор;I, <якт<>ягцих пз реги 1ров 7 и 1! и сумм» горов 8 и 12 изл<еряемой Л числовой послсдонятельчц>сти и опорного числа М<), и инг< р»ал;) / „в течение которого выделяется среднее <нячение N измеряемой числовой послс д<) пател ьности. 11;s пс-рв<>м интервале усреднения Т, равном длительности импульса, поступающего ня вход 2, происходит запуск синхронизатора. Вьцокпй уровень импульса усреднения, поступяк>гний ня входы логических элементов ИЛИ-!!1. 14 и 16 и И-1 lE 15, при низком ур<)вне ня выходе !);1<)h )н)сгупяк) г тактовые ил<пульсы с генератор» 19. В этом случяс усредненная числовая последовательность N ° с l)oM<>lllhK) коммутатора 20, при высоком уровне на V) входе, ноступя< т >s <енсряторя 19 на тактовые С-входы регистров 7 и 11 через элементы 8 и 15 при высоких уровнях ня других входах этих логических )ë< ÷< ><ò<>rs начинается операция сложения накапливающими сумматорами, и результат сложения, который ограничивается длительностью импульса усреднения, в первом случае равен Л = Л ., >с r во втором случае М=n.M Второй интервал времени Т, начинается сразу по окончании импульса усреднения. В этом случае высокий уровень на входе V) коммутатора 20 снимается, а на его входе Vz 20 устанавливается, что позволяет подключить инверсные выходы регистра ll на входы В сумматора 8, íà C<)-входе которого установлен высокий уровень, что переводит сумматор 8 в режим вычитания в дополнительном В синхронизаторе 13 на входы элементов 16 и 15 поступят сигналы для элемента 16 «Разрешение», а для элемента 15— «Запрет». Ня тактовые С-входы регистров 7 и 9 поступят тактовые импульсы от генера30 торя 19. Вычитание суммы М опорных чисел из суммы N усредняемой числовой последовательности будет происходить до тех пор, пока на выходе регистра 7 не установится значение меньшее или равное нулю и íа выходе блока сравнения установится высокий уровень, что запретит поступление тактовых импульсов на С-входы регистров 7 и 9. Число вычитаний т определяется из выражения л 40 лл Л) - m. (n.М<))=0, K -=l (4) откуда ) > = — Л " = )т< М <) и Ю (5) 45 На выходе регистра 9 за время, равное Т„ установится сумма опорных чисел tt7 M <) = m M <) K=< (6) Следовательно, результат на выходе регистра 9 равен m.M))=N. (7) Формула изобретения Устройство для вычисления среднего арифметического, содержащее коммутатор, сумматор входной последовательности чиМ=™, (2) ! О ><-< при M const выражение (2) принимает вид 1312613 <> <>ь>< >9 u9>9ы< 15 ()бы> >9 (>9ь» з I < ()9>< 9 Фиг Z Гоставитель А. Чеканов Редактор Л. 1Пандор Текред И Верее Корректор H Король Заказ 1845/4
ВНИИП11 Гос) дарственного комитета C(:ÃÐ по делам изобретении и откр»,тии 113035, Москва, Ж -35, Рау гвская наб., д. 4 5> Производственн<>-полиграфическое предприятие, < Ужг<>род, )л Проектная. 4 сел, регистр чисел входной последовательности и генератор импульсов, причем информационные входы устройства соединены с первой группой информационных входов коммутатора, выходы сумматора входной последовательности чисел соединены с информационными входами регистра суммы чисел входной последовательности, or тичающееся тем, что, с целью упрощения устройства, оно содержит блок сравнения с нулем, три элемента И-НЕ, два элемента И.7ИНЕ, сумматор опорных чисел, регистр суммы опорных чисел, сумматор результата, регистр результата, причем выходы коммутатора соединены с входал(и первого слагаемого сумматора входной последовательности чисел, входы второго oëагаемого которого соединены с выходами регистра суммы чисел входной последовательности, которые также подключены к входам блока сравнения с нулем, вход задания временного интервала устройства соединен с первыми в одами первого и второго элементов И 7И-Hl ., первым управляющим входом коммутатора и первым входом первого элемента И-НЕ, выход которого соединсн с входом синхронизации регистра суммы опорных чисел, прямые выходы которого соединены с входами первого слагаемого сумматора ollopHhlx чисел, выходы которого соединены с информационными входами регистра суммы опорных чисел, инверсные выходы которого оединсны с второй группой и)(форм()цио(пп,(х входов коммутаторов, выход генератора импульсов соединен с вторым входом первого элемента И-НЕ и первыми в одами второго и третьего элементов И-НЕ. выход(блока сравнения с нулем соединен с вторым входом второго элемента ИЛИ-НЕ, вых()д которого соединен с входом переноса из младшего разряда сумматора входной последовательности чисел, вторым управляющим входом коммутатора, вторым входом второго элемента И-HF и вторым входом первого элемента И 1 И-НЕ, выход которого соединен с вторым входом третьего элемента И-HF., Вы хо I, Koropol сос,1ин(и с вхОдом синхрОнизации регистра суммы Ièoñë входнoй послсдоватсльност((, выли)д второго элемента И-111 . соединен с входом синхронизации ре20 г(гетра результата, выходы которого соедин(. и ы с (3ы хода м 31 устройства II I3 õî 1<3 ì II и(. рного слаг()ел(ого c) мматора результата, выходы которого соединены с информационными входами регистра результата, входы второго слагасл(ого сул(матора результата и сумматора опорных чисел подключены к входам задания опорного числа устройства.влив;цт низкий уровень пя нервом входе элемента 14, ня входе V коммутатора 20, и;> входе С<) сул<маторя 8, ня первом входе .элем«llò s 17, я также высокий уровень на нлл)дс Гi коммутатора 20, на втором входе э.ц мента 18, Ilðè этом, я его другой вход, I;sêæå пя другие входы элементов 17 и !5
