Буферное запоминающее устройство

 

Изобретение относится к запоминающим устройствам и может быть испильяовано в качестве буферного запомшающего устройства систем сбора, регистрации и обработки измерительной информации. Цель изобретения состоит в повышении быстродействия устройства. Устройство содержит блок памяти 1, счетчик 3 адреса записи. г kn СО а о ел

CQK)3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„!31605Î А 1

1,51) 4 С 11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3985709/24-24 (22) 05.12.85 (46) 07.06.87. Бюл, Р 21 (72) С,С ° Спиваков, В.В, Богданов и В.С. Лупиков (53) 681.327.6(088 ° 8) (56) Авторское свидетельство СССР

N 10753 10, кл, G 11 С 19/00, 1984.

Авторское свидетельство СССР

У 1163360) кл. G 06 Е 12/00, 1985. (54) БУФЕРНОЕ ЗАПОМИНАИ1ЕЕ УСТРОЙСТВО (57) Изобретение относится к запоминающим устрс йствам H может быть иснопьзoваvо в качестве буферного запсминающего устройства систем сбора, рсгистрации и обработки измерительной информации. 1(ель изобретения состоит в повышении быстродействия устройства. Устройство содержит блок памяти 1, счетчик 3 адреса записи, СфЭ

С5

Ю

Сл

1316050 элемент ИЛИ 11, блок 5 приоритетов, регистры 2, селекторы 7, счетчики

4 адреса считывания, счетчики 6 слов, группу 8 триггеров, группу элементов И 9. Повьппение быстродействия достигается за счет подготовки к выдаче информационных слов в моменты снижения интенсивности запросов на считывание. Для этого в устройство

Изобретение относится к запоминающим устройствам и может быть использовано в вычислительной и измерительной технике для систем ввода информации многоканальных измерительных комплексов.

Цель изобретения — повышение быстродействия устройства, Ца фиг. 1 приведена блок-схема буферного запоминающего устройства; на фиг, 2 — пример реализации счетчика слон; на фиг. 3 — пример реализации счетчика адреса записи; на фиг. 4 — пример реализации счетчика адреса считывания.

Устройство содержит блок 1 памяти, регистры 2, счетчик 3 адреса записи, счетчик 4 адреса считывания, блок 5 приоритетов, счетчики 6 слов, селекторы 7, триггеры 8 первой группы, элементы И 9 первой группы, селекторы 10, первый элемент ИЛИ 11, триггеры 12 второй группы, элементы

И 13 второй группы, элементы И 14 третьей группы, элементы И 15 пятой группы, группу элементов ИЛИ 16, элемент И-HE 17, второй элемент

ИЛИ 18, элемент 19 задержки, триггер

20 управления, входы 21 обращения, вход 22 импульса сопровождения, тактовый вход 23, элементы И 24 четвертой группы, формирователи 25 и элементы И-HE 26.

Счетчик 6 слов содержит счетчик

27 и элемент ИЛИ 28. Счетчик 3 адреса записи содержит счетчик 29 и элементы И-HE 30 с открытыми коллекторными выходами, Счетчик 4 адреса считывания содержит счетчик 31 и элемен1ы И-ИЕ 32 с открытыми коллекторными выходами. введены триггеры 12 второй группы, элементы И второй, третьей, четвертой и пятой групп 13, 14, 15, 24, группа элементов ИЛИ 16, группа формирователей 25, группа элементов

И-HE 26, дополнительный элемент

ИЛИ 18, триггер 20 управления, элемент И-НЕ 17 и элемент задержки, 4 ил.

Число селекторов 7 и 10, элементов И 9, 13, 14, 15, 24, триггеров

8 и 12, элементов ИЛИ 16 соответствует числу приемников информации, под5 ключенных к буферному запоминающему устройству. Селекторы могут быть выполнены на микросхемах ОЗУ или ПЗУ.

При этом адресные входы ОЗУ (ПЗУ) являются входами селектора, а инфор10 мационные выходы — выходами селектора.

В качестве триггера 20 может быть использован D-триггер с установочными входами, причем С-вход являет15 ся первым входом, а соединенные R- u

D-входы — вторым.

Устройство работает следующим об

20 разомВ исходном состоянии трчггеры 8, 12 и 20 установлены в единичное состояние, счетчики 3 и 4 обнулены (цепи начальной установки не пока25 заны). На вход буферного запоминающего устройства поступают информационные слова, часть разрядов которых содержит адрес информационного канала, к которому эти слова принадЗ лежат. Информационное слово поступает на информационные входы блока 1 памяти и селекторов 10 в сопровождении сигнала на входе 22. Формируемый на первом выходе блока 5 приоритетов

35 сигнал подключает счетчик 3 адреса записи к адресным входам блока 1 и опрашивает селекторы 10. Если слово этого информационного канала подлежит выдаче соответствующим приемни40 кам (блокам обработки), то на выходах соответствующих селекторов 10 формируются сигналы, поступающие

3 13!6 на первые (,суммирующие) входы соответствующих счетчиков 6 слов и входы элемента ИЛИ 11. Сигнал с выхода элемента ИЛИ 11, поступая на управляющий вход блока 1, осуществляет запись входного слова по адресу, сформированному счетчиком 3. Затем по заднему фронту сигнала на первом выходе с блока 5 счетчик 3 адреса записи увеличивает свое значение. Таким!О образом, производится запись информации в блок 1 по возрастающим адресам, определяемым счетчиком 3. Счетчики

6 принимают значения, соответствующие числу слов, накопленных для выдачи по каждому выходу устройства.

Если какой-либо счетчик 6 равен нулю, т.е, в накопителе 1 нет информации, подлежащей выдаче по этому выходу, то сигнал с выхода такого счет- О чика закрывает соответствующий элемент И 9 и разрешает перезапись значения счетчика 3 в соответствующий счетчик 4.

С выходов счетчиков 6, не равных нулю, сигналы разрешения поступают на входы соответствующих элементов

И 9, которые открыты единичными сигналами с триггеров 8. При появлении тактового сигнала на входе 23 сигналы с выходов элементов И 9 поступают на входы блока 5 приоритетов, который выбирает из всех сигналов на его входах старший по приоритету и формирует сигнал на соответствующем ему выходе. При этом осуществляется подключение соответствующего счетчика 4 адреса считывания к адресным входам блока 1 памяти, считывание информационного слова выбор соответ I

40 ствующего элемента И 13, а затем с задержкой на элементе 19 опрос селекторов 7. Если информационное слово должно быть выдано на выход устройства, то соответствующий селектор

7 формирует сигнал, который через открытый элемент И 13 осуществляет запись считанного слова в регистр 2, уменьшение на единицу соответствующего счетчика 6 слов, сброс в нулевое состояние триггера 8 и закрытие соответствующего элемента И 9. По заднему фронту сигнала на соответствующем выходе блока 5 на выходе формирователя 25 формируется сигнал, 55 который через открытый элемент И 24 увеличивает значение счетчика 4 адре са считывания на единицу, Если очередное считываемое из блока 1 сло05Ï 4 ко не подлежит выдаче, то на кьгходе соотгетствующего селектора 7 сигнал

Hp. фсрмируется и по следующему сигналу на входе 23 процесс повторяется до тех пор, пока не будет считано слово, выдел яемое соответствующим селектором 7. Затем процесс повторяется для следующего по приоритету входа блока 5, Запросы на считывание очередных информационных слов поступают асинхронно от приемников информации на входы 21 устройства. При неравномерном потоке запросов на считывание инфор!чационные слова могут быть подготовлены для выдачи всем приемникам

I т.е. записаны во все регистры 2, а все триггеры 8 сброшены в нулевое состояние. При этом во время ожидания прихода очередных запросов производится поиск следующих слов, подлежащих выдаче, но без записи их в регистры 2. Так как все триггеры 8 сброшены (или же некоторые счетчики

6 равны нулю), то сигнал с выхода элемента И-НЕ 17 сбрасывает триггер

20, которьп1 закрывает элементы И 13 и открывает элементы И 14 и 15. Сигналы с выходов элементов И 15 через элементы ИЛИ 16 поступают на входы элементов И 9. Блок 5 формирует сигнал на старшем по приоритету выходе, осуществляя подключение счетчика 4 к адресным входам блока 1, считывание слова, выбор соответствующегo элемента И 14> а затем через элемент

ИЛИ 18 и элемент 19 задержки опрос селекторов 7. Если информационное слово подлежит выдаче на coATBE òñòâóющий выход устройства, то соответствующий селектор 7 формирует сигнал, который через открытъп элемент

И 14 сбрасывает передним фронтом соответствующий триггер 12, закрывая элемент И 24, запрещая модификацию соответствующего счетчика 4.

При этом счетчик 4 сохраняет значение, соответствующее адресу найденного слова. Затем процесс повторяется для следующего по приоритету входа блока 5. В результате при отсутствии запросов в течение некоторого времени очередные информационные слова будут подготовлены к выдаче на регистрах 2, а адреса следующих найденных слов будут храниться счетчиками 4 адреса считывания. При поступлении на вход 21 запроса на считывание устанавливаегся триггер 8, а сигнал на выходе элемента И-НЕ 17 принимает высокое значение, которое фиксируется триггером 20 (устанавливается в единичное состояние) по сигналу на выходе элемента ИЛИ 18, Соответствующее информационное слово, считываемое при подключении счетчика 4, записывается в регистр 2 сигналом с выхода элемента И 13 без дополнительного поиска в накопителе 1. 10

Таким образом, в предлагаемом устройстве в момент снижения интенсивности запросов на считывание вслед за подготовкой к выдаче очередных слов производится поиск следующих слов, что позволяет затем сократить время удовлетворения запросов при повышении их интенсивности, а следовательно, повысить быстродействие устройства, формула и з о б р е т е н и я

Буферное запоминающее устройство, содержащее блок памяти, выход которого подключен к информационным входам селекторов первой группы и регистров, выходы которых являются информационными выходами устройства, информационный вход блока памяти является соответствующим входом устройства и подключен к информационным входам селекторов второй группы, выходы которых подключены к входам сложения соответствующих счетчиков слов и к входам первого элемента ИЛИ, выход которого подключен к управляющему входу блока памяти, адресный вход которого подключен к выходам счетчиков считывания и к выходу счетчика адреса записи, счетньп вход которого подключен к стробирующим входам селектбров второй группы и к выходу блока приоритетов, выходы группы которого подключены к входам соответствующих формирователей импульсов и к синхровходам соответствующих счетчиков адресов считывания, входы записи регистров подключены к входам вычитания соответствующих счетчиков слов и к входам сброса соответствующих триггеров первой группы, входы установки которых являются входами обращения устройства, выходы триггеров первой группы подключены к первым входам соответствующих элементов ИЛИ группы, выходы которых подключены к первым входам соответ13160 )О 6 ствующих элементов И первой группы, вторые входы которых подключены к выходам соответствующих счетчиков слов и к входам разрешения соответствующих счетчиков адресов считывания, установочные входы которых подключены к выходу счетчика адреса записи, выходы элементов И первой группы подключены к входам группы блока приоритетов, вход которого является стробирующим входом устройства, третьи входы элементов И первой группы объединены и являются тактовым входом устройства, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит с второй по пятую группы элементов И, группу элементов

И-НЕ, вторую группу триггеров, второй элемент ИЛИ, элемент И-НЕ, триггер и элемент задержки, выход которого подключен к стробирующим входам селекторов первой группы, выходы которых подключены к первым входам соответствующих элементов И второй и третьей групп, выходы которых подключены соответственно к входам вычитания счетчиков слов и к входам сброса соответствующих триггеров второй группы, выходы которых подключены к первым входам соответствующих элементов И пятой и четвертой групп, вторые входы и выходы которых подключены соответственно к выходам соответствующих формирователей импульсов и к счетным входам соответствующих счетчиков адресов считывания, вход элемента задержки подключен к выходу второго элемента ИЛИ

40 и к тактовому входу триггера, прямой выход которого подключен к вторым входам элементов И второй группы, инверсньп выход триггера подключен к вторым входам элементов И третьей

H 11HToH рупп H K BxopGM установки триггеров второй группы, информационный вход и вход сброса триггера подключены к выходу элемента И-НЕ, входы которого подключены к выходам элементов И-НЕ группы, первые и вторые входы которых подключены соответственно к выходам соответствующих триггеров первой группы и выходам соответствующих счетчиков слов, вхо55 ды второго элемента ИЛИ подключены к третьим входам соОтветствующих элементов И второй и третьей групп и к соответствующим выходам группы блока приоритетов.

1316050

Фиг. 2

Фиг. Х

Составитель С.Шустенко

Техред А. Кравчук Корректор H-Муска

Редактор A.Âîðîâè÷

Заказ 2370/55

Тира к 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Узгород, ул. Проектная, 4