Устройство для приема самосинхронизирующейся дискретной информации

 

Изобретение относится к средствам связи и м.б. использовано в каналах связи в составе аппаратуры передачи данных. По отношению к осн.авт.св. № 836814 повышается помехоустойчивость. Устройство содержит блок обработки сигнала 1, приёмник 2, накопитель 3, регистр сдвига 4, блок коммутации 5, селектор синхросигнала 6, элемент памяти 7, декодер В, блок считывания (БС) с « ISJ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) (Н) (5И g Н 04 L 17/16

А2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ фд . (а, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (6i) 836814 (21) 3792922/24-09 (22) 24.09.84 (46) 30.04.86. Бюл. 9 16 (72) Н.А. Тхишев, И;И. Гридякин, П.Г. Тесля и В.Т. Керефов (53) 621.394.662 (088,8) (56) Авторское свидетельство СССР

Ф 836814, кл. Н 04 L 17/16, 1979. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА САМОСИНХРОНИЗИРУЮЩЕЙСЯ ДИСКРЕТНОЙ ИНФОРМАЦИИ (57) Изобретение относится к средствам связи и м.б. использовано в каналах связи в составе аппаратуры передачи данных. По отношению к осн.авт.св. У 836814 повышается помехоустойчивость. Устройство содержит блок обработки сигнала 1, приемник 2, накопитель 3, регистр сдвига 4, блок коммутации 5, селектор синхросигнала 6, элемент памяти

7, декодер 8, блок считывания (БС) 1

9, накопитель синхроинформации (HC)

10, блок памяти (БП) 11, элемент задержки 12 и элемент запрета 13, Для представленных вариантов структурных искажений передаваемой кодовой комбинации достаточно двух приемов, чтобы полностью восстановить синхроструктуру самосинхронизирующейся последовательности. Одновременно с восстановлением в БП 11 происходит накопление элементов дво. ичной последовательности, соответствующих значащим моментам, приня228296 тым без искажений. После переприема в НС 10 полностью восстанавливается синхроструктура сигнала. На выходе

НС l0 появляется единичный уровень и на управляющий вход блока коммутации 5 поступает сигнал разрешения прохождения информации с выходов

БП 11 на вход декодера 8, где информация преобразуется в знак сообщения и выдается потребителю.

Цель достигается нведением БС 9,НС

10, БП .11, элемента задержки 12 и элемента запрета 13. 4 ил.

Изобретение относится к средствам связи и может быть использовано в каналах связи в составе аппаратуры передачи данных и является усовершенствованием изобретения по авт.св. 9 836814.

Цель изобретения — повышение помехоустойчивости.

На фиг.1 изображена структурная электрическая схема предлагаемого tCI устройства1 на фиг.2 — временные диаграммы, поясняющие работу устройства, на фиг.3 — блок обработки сиг- нала, пример выполнения, на фиг.4 приемник, пример выполнения. 15

Устройство для приема самосинхронизирующейся дискретной информации содержит блок 1 обработки сигнала, приемник 2, накопитель З,регистр 4 сдвига, блок 5 коммутации, ро селектор 6 синхросигнала, элемент 7 памяти, декодер 8, блок 9 считынания, накопитель 10 синхроинформации, блок памяти, элемент 12 задержки,элемент 13 запрета. 25

Устройство работает следующим образом.

На вход устройства поступает самосинхрониэирующаяся импульсная троичная последовательность (Z.j (фиг.2б), сформированная на передатчике иэ двоичной последовательности А., (фиг.2a) по закону: 2„--Х, х = а„к„. "-а, .=Y".=о, где к 1, соответствует порядковому номеру значащего момента (ЗМ)

35 передаваемого сигнала. Для определенности считают,- что информация пе2 редается бейтами. В этом случае количество ЗМ, приходящееся на один зрак, равно 1 = 8 (фиг.2в).

Пусть в результате перной передачи кодовой комбинации (фиг.2г) оказались искаженными 2-й и 5-й единичные элементы (на фиг.2г заштрихованы).

В приемнике 2 происходит выделение 3М (фронтов) приходящего сигнала и формирование по каждому выделенному ЗМ прямоугольного импульса заданной длительности (фиг.2д). В результате действия помех в канале связи в приемнике 2 наряду с правильно выделенными ЗМ происходит выделение ЗМ искаженных единичных элементов, что приводит к появлению ложных ЗМ и подавлению истинных ЗМ.

На фиг. 2д правильно принятые ЗМ обозначены сплошными прямоугольниI ками (1, 3, 4, 6, 7, 8) ложные

ЗМ вЂ” контурными (1, 2, 4, 5), а подавленные ЗМ вЂ” перечеркнуты (Z, 5).

Импульсная последовательность с ныхоца приемника 2 поступает на вход накопителя 3. При одновременном появлении на выходах накопителя

3 единичных импульсов, число которых превышает логический порог К, происходит срабатывание селектора 6 синхросигнала, на выходе которого формируется единичный импульс, поступающий на управляющий вход блока 9 считывания, осуществляющего через элементы И блока 9 считывание рабочих .-мпульсов с выхода накопителя 3 и передачу их на входы накопителя 10

1228296 синхроинформации и управляющие входы блока 11 памяти.

В рассматриваемом случае число неискаженных единичных элементов (фиг.2г) и соответствующее им количество ЗМ (фиг; 2д) равно шести, а именно 1, 3, 4, 6, 7, 8 на фиг. 2д.

Если в селекторе 6 синхросигнала установить логический порог К = 5, то все шесть указанных ЗМ (1, 3, 4, 6, 7, 8 на фиг. 2д), соответствующие неискаженным единичным элементам принимаемой кодовой комбинации (фиг.2г), через блок 9 считывания переписываются в соответствующие D --триггеры накопителя 10 синхроинформации и переводят их в единичное состояние (шесть триггеров из восьми). Поскольку в результате первого приема в единичное состояние переводятся не все D -триггеры накопителя 10 синхроинформации, а только шесть из восьми, на выходе накопителя 10 синхроинформации присутствует нулевой потенциал, запрещающий прохождение информации с выхода блока 11 памяти через блок 5 коммутации и разрешающий прохождение через элемент 13 запрета единичного импульса с выхода элемента

12 задержки, сформированного селектором 6 синхросигнала (при его срабатывании). На выходе элемента 13 запрета появляется сигнал, который является сигналом переспроса.

Таким образом, в результате первого приема в накопителе 19 синхроинформации частично восстановлена синхроструктура принимаемого сигнала (структура последовательности ЗМ, приведенная на фиг. 2в), т.е. восстановлены шесть 3 М (1, 3, 4, 6, 7, 8) из восьми. Последовательность ложных ЗМ (1, 2, 4, 5 на фиг. 2д) отфильтрована накопителем 3, так как интервально-временная структура последовательности ложных 3М отлична от той структуры, на которую настроена структура выходов накопителя 3 (фиг. 2в).

В то же время блок 1 обработки сигналов выделяет в принимаемой троичной последовательности (фиг.2г) положительные и отрицательные посылки. При этом на 5 -вход RS-триггера элемента 7 памяти поступают управляющие сигналы, соответствующие положительным посылкам троичной последовательности, а на Й -вход Б-триггера — сигналы, соответствующие отрицательным посылкам троичной последовательности. В результате по каждому положительному импульсу троичной последовательности на выходе элемента 7 памяти формируется единичный уровень двоичной. последовательности, а по каждому отрицательному импульсу — нулевой

10 уровень (фиг. 2ж). Таким образом, блок 1 обработки сигналов в совокупности с элементом 7 памяти осуществляет преобразование поступающей из канала связи троичной последовательности в двоичную (фиг. 2ж), которая записывается в регистр 4 сдвига (тактовые цепи не показаны).

Двоичная последовательность, записанная в регистре 4 сдвига, поступает поэлементно (по отдельным цепям) на информационные входы блока

11 памяти и переписывается в блок

11 памяти по сигналам с входа блока 9 считывания при срабатывании

25 селектора 6 синхросигнала. При этом в блок 11 памяти из регистра 4 сдвига переписываются только те символы двоичной последовательности (фиг.2ж), которые соответствуют правильно принятым элементам ЗМ (фиг.2е).

Элементы двоичной последовательности которые записываются в блок 11 памяти при этом приеме на фиг. 2ж указаны стрелками 1, 3, 4, 6, 7, 8, т.е. шести правильно принятым 3М

35 соответствуют шесть элементов двоичной последовательности, накопленные (записанные) в блоке 11 памяти.

Поскольку при первом приеме в ре,.зультате искажения кодовой комбина40 ции синхроструктура (последовательность ЗМ) принимаемого троичного сигнала восстановлена частично, а именно приняты только шесть 3М иэ осьми, то блок 5 коммутации не про45 пускает двоичную информацию с выхода блока 11 памяти на выход устройства. В этом случае, как уже было сказано, на выходе элемента 13 запрета формируется сигнал пере50 спроса той же самой кодовой комбинации.

Таким образом, в результате первого приема искаженной кодовой комбинации происходит частичное восстановление синхроструктуры самосинхронизирующейся последовательности (последовательности ЗМ) и накопле1228296 6 нне правильно принятых символов принимаемой кодовой комбинации.

При повторной передаче той же самой кодовой комбинации структура искажения в общем случае мажет быть отлична от-структуры искажения кодовой комбинации при первой передаче, например как показано на фиг. 2э, поражен только шестой элемент троичной последовательности, а все остальные не искажены.

Прием троичной последовательности, приведенной на фиг. 2з, происходит аналогично как и при первом приеме. На фиг. 2и приведена последовательность сигналов нормированной длительности на выходе приемника 2, На фиг, 2к приведены правильно принятые сигналы нормированной длительности. На фиг. 2п приведена двоич- 20 ная последовательность на выходе элемента 7 памяти,и записанная в регистр 4 сдвига, стрелками-отмечены те символы двоичной последовательности, которые были считаны с выходов 2S регистра сдвига 4 в соответствующие

D-триггеры блока 11 памяти при срабатывании селектора 6 синхросигнала.

При первом приеме кодовой комбинации, как уже отмечалось, в накопитель 10 синхроинформации записаны

1, 3, i, 6, 7, 8 значащие моменты, а соответствующие им элементы двоичной последовательности записаны в блок 11 памяти. При повторном прие35 ме той же самой кодовой комбинации в накопитель 10 синхроинформации записаны 1, 2, 3, 4, 5, 7, 8 значащие моменты, а соответствующие им элементы двоичной последовательности записаны в блок 11 памяти. Таким об40 разом, для рассматриваемых вариантов структурных искажений передаваемой кодовой комбинации (фиг.2г, фиг. 23) оказывается достаточным двух приемов для того, чтобы полностью восстановить синхроструктуру самосинхронизирующейся последовательности (фиг. 2б). На самом деле, 2-й и 5-й значащие моменты, подавленные при первой передаче (фиг. 2д),,при повторой передаче приняты без искажений (фиг. 2и), а б-й значащий момент, подавленный помехами при повторной передаче (фиг ° 2и), принят без искажений после первой передачи (фиг. 2д) и запомнен соответствующим D --триггером накопителя 10 синхроинформации.

Оцн овременно с восстановлением синхроструктуры принимаемого сигналя (последовательности ЗМ на фиг. 2в) в блоке 11 памяти происхоцит накопление элементов двоичной последоваT åëüíoñòè, соответствующих значащим моментам, принятым без искажений.

Так в результате первого приема в блок 11 памяти записаны I 3, 4, 6, 7, 8 двоичные элементы (фиг. 2ж), а в результате переприема дополнительно записаны 2, 5 элементы.

После переприема в накопителе 10 синхроинформации полностью восстановлена синхроструктура сигнала,т.е. все З -триггеры накопителя 10 синхроинформации находятся в единичном состоянии, на выходе накопителя 10 синхроинформации появляется единичный уровень и на управляющий вход блока 5 коммутации поступает сигнал: разрешения прохождения информации с выходов блока 11 памяти на вход декодера 8, где информация преобразуется в знак сообщения и выдается потребителю. Сигнал переспроса в этом случае не формируется,так как единичный уровень с выхода накопителя 10 синхроинформации блокирует по запрещающему входу элемент

13 запрета.

После считывания информации с выходов блока 11 памяти D ---т,рнггеры накопителя 10 синхроинформации устанавливаются в исходное (нулевое) состояние (цепи установки триггеров в нулевое состояние не приведены).

На фиг. 2м приведены эпюры напряжений двоичного сигнала, записанного в блоке 11 памяти. Единичные элементы последовательности, пораженные в каналы при первом и втором приемах и восстановленные в результате накопления, на фиг. 2м заштрихованы, Формула изобретения устройство для приема самосинхрониэирующейся дискретной информации по авт.св. 836814, о т л и ч а ющ е е с я тем, что, с целью повышения помехоустойчивости, введены блок считывания, накопитель синхро— информации, блок памяти, элемент задержки и элемент запрета, причем выход селектора синхросигнала подключен к управляющему входу блока

7 1228296 8 коммутации через последовательно сое- торого соединены с соответствующими диненные блок считывания и накопи- выходами накопителя, выход селектотель синхроинформации, выходы ре- ра синхросигнала через элемент загистра сдвига соединены с соответ- держки соединен с одним входом элествующими входами блока коммутации

5 мента запрета, другой вход которочерез блок памяти, соединенный с вы- го соединен с выходом накопителя ходами блока считывания, выходы ко- синхроинформации.

1228296

Составитель H. Лазарева

Техред Н.Боикало Корректор А. Обручар

Редактор Н. Киштулинец

Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 1 3035 р, Москва у Ж 35 Раушская наб д 4 /5

Заказ 2298/59

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4