Стартстопное приемное устройство

 

Изобретение отиосится к вычислительной технике. Повьшается надежность устр-ва путем обеспечения автоматического тестового контроля. Устр-во содержит входной согласукнций блок (ВСВ) I, цикловой триггер 2, блок формирования -частот 3, делитель частоты 4, два элемента И 5 и 6, стартовый триггер 7, элемент ИЛИ 8, последовательно-параллельный преобразователь (ППП) 9, формирователь тактов 10, блок имитации источника информации (БИИИ) 11 и элемент И-ИЛИ 12. При работе с реальным источником информации входная стартстопная информация проходит через элемент И-ИЛИ 12 из ВСБ 1. В режиме имитации виешнего источника информации входная стартстопная информация формируется в БИИИ 1 по сигналам из ЦВМ. По окончании имитации перер.ач« кодового сообщения в устр-ве осуществляется прием стартстопной информации. Цель достигается введением БИИИ II и элемента И-ИЛИ 12. Устр-во также отличается выполнением ППП 9 и БШШ П, даны иллюстрации юс выполнения. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСНИХ

COi4HAЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 Н 04 L 17 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

По ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (2I) 3895337/24-09 (22) 15.05.85 (46) 23.09.86. Вюл. У 35 (72) Л.П. Еременко, М,И. Тараров и З.д. Алексеева (53) 621.394.62(088.&) (56) Авторское свидетельство СССР

У 1205315, кл. Н 04 L 17/16, 19&4. (54) СТАРТСТОПНОЕ ПРИЕМНОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике. Повышается надежность устр-sa путем обеспечения автоматического тестового контроля.

Устр-во содержит входной согласующий блок (BCS) 1, цикловой триггер 2, блок формирования .частот 3, делитель частоты 4, два элемента И 5 и 6, стартовый триггер 7, элемент ИЛИ 8, „„SU„, 1259506 А1 последовательно-параллельный преобразователь (ППП) 9, формирователь тактов )О, блок имитации источника информации (БИИИ) )1 и элемент И-ИЛИ

12. При работе с реальным источником информации входная стартстопная ии" формация проходит через элемент И-ИЛИ

12 из ВСБ 1. В режиме имитации внешнего источника информации входная стартстопная информация формируется в БИИИ 11 по сигналам из ЦВМ. По окончании имитации передачи кодового сообщения в устр-ве осуществляется прием стартстопной информации. Цель достигается введением БИИИ 11 н элемента И-ИПИ 12. Устр-во также отличается выполнением ППП 9 и НИИИ

11, даны иллюстрации их выполнения.

2 з.п. ф-лы, 3 ил.

3 125

Изобрегение относится к вычислительной технике и может использоваться в телеграфной аппаратуре передачи данных.

Цель изобретепня — повьппение надежиости устройства путем обеспечения. автоматического тестового контроля «

На фиг, l представлена структурная электрическая схема предложенного устройства; на фнг. 2 — схеиа последовательно-параллельного преобразователя, вариант выполнения; на фиг. 3 — схема блока имитации источника информации, вариант выполнения.

Стартстопное приемное устройство содержит (фиг. 1) входной согласующий блок l цикловой триггер 2, блок

3 формирования частот, делитель 4 частоты, первый и второй элеиенты И

5 и 6, стартовый триггер 7, элемент

ИЛИ 8, последовательно-параллельный преобразователь 9, формирователь

)О тактов, блок 11 имитации источника информации, элемент И-HJIN 12. Последовательно-параллельный преобразователь 9 (фиг, 2) содержит элемент

И-HE 13 счетчик 14 импульсов передачи, первый и второй дешифраторы

15 и 16, счетчик 17 длины слова, блок

18 свертки па модулю три, регистр

l9 приема, первый элемент И 20, первый элемент ИЛИ 21, буферный регистр

22 знака, второй элемент И 23, второй элемент ИЛИ 24.

Блок ниитации источника информации (фиг, 3) содержит дешифратор 25, счетчик 26 количества кодовых посылок, регистр 27, элемент И-НЕ 28, элемент HE 29, триггер 30.

Стартстопное приеиное устройство работает следующим образом.

Для обеспечения программно-аппаратного контроля работоспособности старгстопного приемного устройства по апределенчой команде из цифровой вычислительной машины (ЦВМ) (не показана) фбриируются последовательно установочный и управляющий сигналы (фиг, 1), по которым задается режим имитации внешнего источника информации блоком 11, и в регистр 27 (фиг.3) записывается имитируемая восьмираэрядная кодовая пасынка. В отличие от работы с реальным источником информации, когда стартстопная информация проходит через второй вход элемента

И-ИЛИ 12 из входного согласующего

9506 2 блока 1, в режиме имитации входная стартстопная информация формируется блокам ll имитации истсчникз информации, который работает следующим образом. После приема с:тнала триггер 30 (фиг. 3 задним фронтом импульса управления переключается в противоположное состояние, вследствие чего изменяется ре;«им работь. регистра 27, из режииа иараллельнои записи он переходит в режим последовательного сдвига. Записанная кодовая посылка начнет сдвигаться по регистру с частотой телеграфирования.

Благодаря наличию в регистре 27 обратной связи из младшего разряда в старший в данном режиме ииитируется передача одинаковых кодовых носылок, соответствующих записанной пе2О ред режимом.

Количество кодовых посылок в стартстопнои канале связи для каждого сообщения, например, фиксировано, поэтому блок 11 имитации источника

25 информации содержит счетчик 26 количества кодовых посылок с дешифратором 25, который настроен на фиксированную длину сообщения. По окончании выдачи имитируемого сообщения

Зо на выходе дешифратора 25 формируется сигнал, который через элемент И-НЕ

28 блокирует сдвиговую цепь регистра

27, Управление элементом И-НЕ 28 осуществляется сигналом с выхода элемента НЕ 29, Таким образом, ииитация передачи кодового сообщения заканчи— вается.

Прием стартстопной информации происходит следующим образом.

Перед началом приема телеграфного сообщения цикловой три -ep 2 находится в нерабочем состоянии и сигнал с его выхода запрещает работу делителя

4 частоты н не пропускает сигнал с

45 выхода элемента И-ИЛИ 12 через второй элемент И 6 в последовательнспараллельный преобразователь 9. Для разрешения прохождения через элемент

И-ИЛИ l2 информации из входного сог50 ласующего блока l перед началом приема из устройства связи подается сигнал на первый управляющий вход. Входной канал приема нахоцится в состоянии, соответствующем уровню сигнала

PP И топ, и постоянно опрашивается час55 татой генератора (не показан), поступающей на синхровход циклавого триггера 2. Цикл передачи каждой кодовой посьлки всегда начинается с маркерно3 1259

ro сигнала Старт", который в отличие от сигнала "Стоп" имеет нротивополож— ный логический уровень. При поступлении с выхода элемента И-ИЛИ 12 перехода от Стопа" к Старту", т.е. при появлении на информационном входе циклового триггера 2 уровня, соответ; ствующего сигналу Старт", первым импульсом частоты генератора, поступающим из блока 3 формирования частот ip на еинхровход циклового триггера 2, последний устанавливается в рабочее состояние и сигнал с его выхода разрешает работу делителя 4 частоты и прохождение через второй элемент И 6 входного сигнала на информационный вход буферного регистра знака 22 (фиг. 2) последовательно †параллельного преобразователя 9. С выхода делителя 4 частоты через время, 20 несколько превышающее половину периода передачи одного бита, вырабатывается сигнал, который, поступив на первый вход первого элемента И 5, опрашивает сигнал на выходе элемен- 25 та .И-ИЛИ 12 при нулевом состоянии стартового триггера 7. За это время переходный сигнал шума исчезнет и, если на;линии все еще сохраняется уровень, соответствующий сигналу

"Старт", поступает стартовый бит.

В противном случае на выходе первого элемента И 5 появится сигнал защиты от ложного старта, который, пройдя через ИЛИ 8, установит в исходное

35 состояние цикловой триггер 2 и делитель 4 частоты. В случае приема сигнала "Старт" сигнал защиты от ложного старта не пройдет через первый элемент И 5 и делитель 4 частоты

40 продолжает счет, в результате которого на втором выходе делителя 4 частоты появится сигнал "Строб", который по заднему. фронту установит в единичное состояние стартовый

45 триггер 7. Таким образом, в счетчик

17 длины слова первый .сигнал "Сброс" не пройдет и бит кодовой посылки, соответствующий сигналу "Старт", в буферный регистр 22 знака не запишет50 . ся.

Если рабочая частота делителя 4 частоты обратно пропорциональна длительности передачи одного бита информации, то сигнал "Строб" с его выхода вырабатывается с частотой теле55 графирования. Таким образом, поступающая с выхода второго элемента И 6

506 . 4 на информационный вход буферного регистра 22 знака кодовая посылка последовательно в него записывается с помощью стробирующих сигналов, поступающих на синхровход буферного регистра 22 знака с выхода первого элемента ИЛИ 21. Одновременно с этим стробирующие сигналы подсчитываются в счетчике 17 длины слова для того, чтобы блокировать прием маркерного сигнала "Стоп". По окончании приема информационной части (знака) первой кодовой посыпки на выходе второго дешифратора 16 ноявится сигнал 5 Т, с формированием которого:прекращается установка в исходное состояние счетчика 14 импульсов передачи. Кроме того, сигнал 5 Т с выхода второго элемента ИЛИ 24 разрешает прохождение частоты через второй элемент И 23 в счетчик 14 импульсов передачи. С помощью счетчика 14 импульсов передачи первого дешифратора 15 на выходе второго элемента И 23 формируется пачка из пяти импульсов, которая поступает в сдвиговые цепи буферного регистра

22 знака н регистра 19 приема. Кроме того, эта пачка импульсов с выхода второго элемента И 23 проходит через элемент ИЛИ 8 и устанавливает в исходное состояние цикловой триггер 2, стартовый триггер 7 и делитель

4 частоты. Так как выход буферного регистра 22 знака подключен к информационному входу регистра 19 приема, принятый знак продвигается по нему.

По окончании передачи на выходе первого дешифратора 15 появится сигнал, который заблокирует передачу импульсов через второй элемент И 23. Прием следующих кодовых носилок происходит аналогично описанному. С поступлением следующего стартового сигнала вновь установится в единичное состояние цикловой триггер 2 и произойдет прием следующего знака, а информация через формирователь IО тактов продвигается на выход.

По окончании приема последнего знака (в приведенном примере — третьего) на выходе второго дешифратора

16 появится сигнал, который, пройдя через элемент И-НЕ 13, включит формирователь 10 тактов. Последний работает следующим образом. Когда второй элемент И вЂ” НЕ 23 закрыт, т.е. на его выходе потенциал, соответствующий

5 1259 уровню логической 1, формирователь

10 тактов работает в режиме параллельной записи в его первый раз.ряд. Иосле,того„ как на его входе 2 появится сигнал, соответствующий уровню логического О он переходит B режим последовательного сдвига. Записанная в него "1" начнет последовательно сдвигаться от начала к концу. На выходе формирователя 10 формируется серия сигналов, одним из которых записывается контрольный код с блока 18 в контрольные разряды регистра 19 приема, другим выдается сигнал прерывания в ЦВИ на выход 15 устройства, а следующим импульсом устанавливается в исходное состояние счетчик 17 длины слова. Таким образом, стартстопное приемное уст. ройство готово к приему и упаковке следующих кодовых посылок телеграфного сообщения. чормула изобретения

1. Стартстопное приемное устройство, содержащее последовательно-параллельный преобразователь, входной согласующий блок и последовательно соединенные блок формирования час тот, делитель частоты, к второму входу которого подключен выход циклово— го триггера, первый элемент И„ второй вход которого подключен к первому входу второго элемента И, элемент

ИЛИ, к второму входу которого подключен первый выход последовательнопараллельного преобразователя и стартовый триггер, выходы которого подключены к третьему входу первого эле- А мента И, второй вход которого соединен с первым входом циклового триггера, и к первому входу последовательно-параллельного преобразователя, второй вход которого соединен с вторым входом стартового триггера и вторым выходом делителя частоты, третий и второй входы которого соединены соответственно с выходом элемента ИЛИ и вторым входом второго элемента И, выход которого подключен к третьему входу последовательно-параллельного преобразователя, четвертый вход которого соединен с вторым входом циклового триггера, к третьему входу

55 которого подключен выход элемента

ИЛИ, и первым выходом блока формирования частот, второй выход которого подключен к первому входу входного согласующего блока, второй вход кото— рого является информационным входом устройства, и первому входу формирователя тактов, первый и второй выходы которого подключены соответственно к пятому и шестому входам последовательно-параллельного преобразователя, второй выход которого соединен с вторым входом формирователя тактов, третий выход которого является управляющим выходом устройства, информационным выходом которого является третий выход последовательно-параллельного преобразователя, о т л и— ч а ю щ е е с я тем„ что, с целью повышения надежности устройства путем обеспечения автоматического тестового контроля, в него введены последовательно соединенные блок имитации источник" информации и элемент И-ИЛИ, второй и третий входы которого соединены соответственно с выходом входного .согласующего блока и первым входом блока имитации источника информации, к второму и третьему входам которого подключены соответственно четвертый выход последовательно-параллельного преобразователя и третий выход блока формирования частот, при этом первым управляющим входом устройства является четвертый вход элемента И-ИЛИ, выход которого подключен к первому входу циклового триггера, а первый, четвертый и пятый входы блока имитации источника информации являются соответственно вторым управляющим, кодовым и установочным входами устройства.

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что последовательно-параллельный преобразователь содержит последовательно соединенные первый элемент И, первый элемент ИЛИ, к второму входу которого подключен выход второго элемента И, буферный регистр знака, регистр приема и блок свертки по модулю.три, выход которого подключен к второму входу регистра приема, третий вход которого соединен с первым вхадоМ счетчика импульсов передачи, выход которого через первый дешифратор подключен к первому входу элемента И-НЕ, и выходом второго элемента И, первый и второй входы которого соединены соответственно с выходом первого дешифратора и выходом второго элемента

ИЛИ, первый вход которого соединен

7 !2 с вторым входом элемента И-НЕ и первым выходом второго дешифратора, вход и второй выходы которого соединены соответственно с выходом счетчика длины слова, к первому входу которого подключен выход первого элемента

И, и вторым входом второго элемента, ИЛИ, выход которого подключен к второму входу счетчика импульсов передачи, при этом первый и второй входы первого элемента И, второй вход буферного регистра знака, третий вход второго элемента И, второй вход счетчика длины слова и четвертый вход регистра приема являются соответственно первым, вторым, третьим, четвертым, пятым и шестым входами последовательно-параллельного преобразователя, первым, вторым, третьим и четвертым выходами которого являются соответственно выход второго элемента И, выход элемента И-НЕ, второй выход регистра приема и первый выход второго дешифратора.

3. Устройство по и. о т л и— ч а ю ш е е с я тем, что блок имита59506 8 ции источника информации содержит счетчик количества кодовых посылок, выходы которого подключены к входам дешифратора, выход которого соединен с первым входом элемента И-НЕ, выход которого подключен к первому входу регистра, и первым входом триггера, второй вход и выход которого соединены соответственно с входом элемента

tO HK, выход которого подключен к второму входу элемента И-НЕ, н вторым входом регистра, выход которого подключен к третьему входу регистра, четвертый вход которого соединен

t5 с первым входом счетчика количества кодовых посылок, причем третий вкод триггера, второй вход счетчика количества кодовых посылок, второй вход триггера, пятый вход регистра и пер20 вый вход счетчика количества кодовых

BocboIoK являются соответственно первым, вторым, третьим, четвер гым и пятым входами блока имитации источника информации, выходом кото25 рсго является выход регист—

РО

1259586

Составитель Б. Носов

Редактор Л. Гратилло Текред И.Попович

Корректор Г. Решетник

Заказ 5141/59 Тираж 624

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1)3035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4